

**Nuvoton 8位微控制器**

**N78E366A**

**前期规格书**

版本 SC1

## 目 录

目录 .....	2
1. 概述 .....	5
2. 特性 .....	6
3. 框图 .....	8
4. 管脚 配置 .....	9
5. 内存组织 .....	16
5.1 内部程序存储器 .....	16
5.2 外部存储器 .....	17
5.3 内部数据存储器 .....	18
5.4 片上 XRAM .....	19
5.5 外部数据存储器 .....	20
6. 特殊功能寄存器 (SFR) .....	21
7. 通用 8051 核 .....	24
8. 辅助 RAM (XRAM) .....	27
9. I/O 口架构和操作 .....	29
10. 定时器/计数器 .....	32
10.1 定时器/计数器0 & 1 .....	32
10.1.1 模式0 .....	35
10.1.2 模式1 .....	35
10.1.3 模式2 .....	36
10.1.4 模式3 .....	36
10.2 定时器/计数器2 .....	37
10.2.1 捕获模式 .....	40
10.2.2 向上计数, 自动重装模式 .....	40
10.2.3 波特率发生器 .....	41
10.2.4 时钟输出模式 .....	42
11. 看门狗定时器 .....	43
11.1 看门狗定时器功能描述 .....	43
11.2 看门狗定时器应用 .....	45
12. 掉电唤醒定时器 .....	46
12.1 掉电唤醒定时器功能说明 .....	46
12.2 掉电唤醒定时器应用 .....	47
13. 串口 .....	48
13.1 模式 0 .....	49
13.2 模式 1 .....	52
13.3 模式 2 .....	54
13.4 模式 3 .....	56
13.5 波特率 .....	58
13.6 多机通信 .....	59

14. 串行外围设备接口(SPI)控制器 .....	61
14.1 概述 .....	61
14.2 功能描述 .....	62
14.3 SPI 控制寄存器 .....	64
14.4 运作模式 .....	66
14.4.1 主机模式 .....	66
14.4.2 从机模式 .....	66
14.5 时钟格式和数据传输 .....	66
14.6 从机选择脚配置 .....	68
14.7 侦测模式 .....	69
14.8 写冲突检测 .....	69
14.9 过载侦测 .....	69
14.10 SPI 中断 .....	70
15. 脉宽调制 (PWM) .....	71
16. 时控访问保护 .....	75
17. 中断系统 .....	77
17.1 优先级结构 .....	82
17.2 中断响应 .....	83
18. ISP (在系统编程) .....	84
18.1 ISP 程序 .....	84
18.2 ISP 指令 .....	86
18.3 ISP 使用指南 .....	87
18.4 ISP 示例代码 .....	87
19. 节电模式 .....	91
19.1 空闲模式 .....	91
19.2 掉电模式 .....	91
20. 时钟系统 .....	93
20.1 12T/6T 模式 .....	93
20.2 外部时钟源 .....	95
20.3 片内部RC 振荡器 .....	95
21. 电源监控 .....	97
21.1 上电检测 .....	97
21.2 欠压检测 .....	97
22. 复位条件 .....	102
22.1 上电复位 .....	103
22.2 欠压复位 .....	103
22.3 低电压复位 .....	103
22.4 外部复位 .....	103
22.5 看门狗复位 .....	104
22.6 软件复位 .....	104
22.7 启动选择 .....	105
22.8 复位状态 .....	106
23. 其它特性 .....	107

24. 配置位.....	108
25. 指令设定.....	111
26. 电气特性.....	115
26.1 绝对最大额定值.....	115
26.2 直流特性.....	115
26.3 交流特征.....	121
27. 封装.....	125
28. 版本历史.....	129

## 1. 概述

N78E366A是具有带ISP功能的Flash EPROM的低功耗8位微控制器；ISP功能的Flash EPROM可用于固件升级。它的指令集同标准8051指令集完全兼容。N78E366A包含64K字节的主ROM、2.5K字节的辅助Flash EPROM。（位于4K字节辅助ROM中的装载（loader）程序，可以让用户更新位于64K主ROM中的程序内容。）N78E366A 256字节片内RAM，1K字节辅助RAM (XRAM)；4个8位双向、可位寻址的I/O口；一个附加的4位I/O口P4 LQPF-48封装 (PLCC-44 和 PQFP-44 仅含有P4低 4位 DIP-40 无额外 P4), 3个16位定时/计数器及一个串行口, 5路 PWM 输出通道, 1路 SPI. 这些外设支持 11个中断源 4级中断能力. 为了方便用户进行编程和验证, N78E366A 内含的ROM允许电编程和电读写。一旦代码确定后, 用户就可以对代码进行保护.

N78E366A 具有内部 RC 振荡器 22,1184MHz/11.0592MHz 可通过配置位设定, 在室温条件下 误差为  $\pm 1\%$ . N78E366A 具有额外的电源监控功能 例如低电压检测和欠压检测.

N78E366A有2种节电模式, 空闲模式和掉电模式, 2种模式均可由软件来控制选择。空闲模式下, 处理器时钟被关闭, 但外设仍继续工作。在掉电模式下晶体振荡器停止工作, 以将功耗降至最低。外部时钟可以在任何时间及状态下被关闭, 而不影响处理器运行.

## 2. 特性

- 全静态设计的CMOS8位微处理器.
- 宽电压 2.4V ~ 5.5V 频率为4MHz ~ 48MHz.
- 每12个时钟周期为一个机器周期 同8051.
- 支持6T 加速模式.
- 片上 22.1184MHz/11.0592MH 振荡器, 误差为  $\pm 1\%$  (室温条件下).
- 64KB 带ISP功能的Flash EPROM (APROM) .
- 2.5k 辅助 Flash EPROM用于存储装载程序 (LDRROM) .
- 在系统编程 (ISP) 支持宽电压 2.7V~5.5V.
- 最小 10,000 写周期. 85°C下 10年 数据存储.
- 256 字节片上RAM.
- 1K字节软件可选AUX-RAM (XRAM).
- 64KB可编程的程序空间.
- 最多5路 8-位 I/O 同 8051管脚兼容, 额外  $\overline{\text{INT2}}$  和  $\overline{\text{INT3}}$  除 DIP-40外.
- 3个16位定时器.
- 1路定时器支持掉电唤醒功能.
- 一个增强型全双工串行口.
- 5路 PWM 输出通道.
- 1路 SPI.
- 11个中断源 4级中断优先.
- 看门狗定时器.
- 欠压中断和复位, 4级 选择.
- 低电压复位.
- 支持软件复位功能.
- 内建电源管理带空闲模式和掉电模式.
- 代码保护.
- 较标准 8051 产品 低功耗.

- 工业温度级别, -40°C~85°C.
- 高 ESD, EFD 能力.
- 发展工具:
  - 通用型编程器.
  - Nuvoton 8位微控制器ISP编程器.
- 封装:

型号	APROM	数据存储 Flash	封装
N78E366ADG	64k 字节	-	40脚 DIP
N78E366APG			44脚 PLCC
N78E366AFG			44脚 PQFP
N78E366ALG			48脚 LQFP

### 3. 框图

图 3-1 为 N78E366A 功能框图. 用户可从下表 查明所有的功能.




图 3-1. N78E366A 功能框图



## 4. 管脚配置




图 4-1. DIP 40-管脚




图 4-2. PLCC 44-管脚




图 4-3. PQFP 44-管脚




图 4-4. LQFP 48-管脚

表 4-1. 管脚说明

管脚位				符号	复用功能		类型 <sup>[1]</sup>	说明
DIP	PLCC	PQFP	LQFP		1	2		
19	21	15	16	XTAL1			I (ST)	石英晶体 <b>1</b> : 晶体振荡器的输入。此管脚可由一个外部时钟驱动。当片上 <b>22.1184MHz/11.0592MHz RC 振荡器位系统时钟, XTAL1 脚搭配 V<sub>SS</sub></b> 。
18	20	14	15	XTAL2			O	石英晶体 <b>2</b> : 晶体振荡器的输出。使用片上 RC 振荡器, XTAL2 一直悬空。
40	44	38	41	VDD			P	电源: 电源工作电压。
20	22	16	17	VSS			P	地: 地电位。
31	35	29	31	$\overline{EA}$			I	外部访问使能: 此管脚使处理器访问外部ROM。当 $\overline{EA}$ 保持高电平时, 处理器访问内部ROM。如果 $\overline{EA}$ 管脚为高电平且程序计数器指向片内ROM空间, ROM的地址和数据就不会出现在总线上。

表 4-1. 管脚说明

管脚位				符号	复用功能		类型 <sup>[1]</sup>	说明
DIP	PLCC	PQFP	LQFP		1	2		
30	33	27	29	ALE			O	地址锁存使能: ALE用于将P0口地址锁存, 使其和数据分离. ALE运行在 $1/6 F_{osc}$ <sup>[2]</sup> . An ALE 脉冲 省略. 用户可关掉 ALE 通过设定 ALEOFF (AUXR.0) 减少 EMI. 设定 ALEOFF 需确定是否通过MOVC 或 MOVX 指令读取外部存储器. 在这种状态下ALE一直保持为高.
29	32	26	28	$\overline{PSEN}$			O	程序存储使能: 在执行取指令 (fetch) 和MOVC的操作时, 此管脚允许外部ROM数据出现在P0口的地址/数据总线上. 当访问内部ROM时, 此管脚上不输出 $\overline{PSEN}$ 的选通信号.
9	10	4	4	RST			I (ST)	复位: 振荡器运行时, 此管脚上出现两个机器周期的高电平将使器件复位. RST 有内部下拉寄存器 可外部和V <sub>DD</sub> 电容允许上电复位.
39	43	37	40	P0.0		AD0	D, I/O	<b>PORT0:</b> 端口 0 默认为8位开漏端口. 通过设定 P0UP (P0OR.0), P0 可设定为弱上拉. 在访问外部存储器时, 端口0可用作低位地址/数据总线.
38	42	36	39	P0.1		AD1	D, I/O	
37	41	35	38	P0.2		AD2	D, I/O	
36	40	34	37	P0.3		AD3	D, I/O	
35	39	33	35	P0.4		AD4	D, I/O	
34	38	32	34	P0.5		AD5	D, I/O	
33	37	31	33	P0.6		AD6	D, I/O	
32	36	30	32	P0.7		AD7	D, I/O	
1	2	40	43	P1.0	T2		I/O	<b>PORT1:</b> 端口1位 8位准双向 I/O 口. 复用 T2, T2EX, PWM0~PWM4, $\overline{SS}$ , MOSI, MISO, 和 SPCLK.
2	3	41	44	P1.1	T2EX		I/O	
3	4	42	45	P1.2			I/O	
4	5	43	46	P1.3	PWM0		I/O	
5	6	44	47	P1.4	PWM1	$\overline{SS}$	I/O	
6	7	1	1	P1.5	PWM2	MOSI	I/O	
7	8	2	2	P1.6	PWM3	MISO	I/O	
8	9	3	3	P1.7	PWM4	SPCLK	I/O	
21	24	18	19	P2.0		A8	I/O	端口2: 端口2是一个具有内部上拉电路的双向I/O 口. 此端口提供访问外部存储器的高位地址. .
22	25	19	20	P2.1		A9	I/O	

表 4-1. 管脚说明

管脚位				符号	复用功能		类型 <sup>[1]</sup>	说明	
DIP	PLCC	PQFP	LQFP		1	2			
23	26	20	21	P2.2		A10	I/O		
24	27	21	22	P2.3		A11	I/O		
25	28	22	23	P2.4		A12	I/O		
26	29	23	25	P2.5		A13	I/O		
27	30	24	26	P2.6		A14	I/O		
28	31	25	27	P2.7		A15	I/O		
10	11	5	5	P3.0	RXD		I/O		<b>PORT3:</b> 端口3: 端口3是一个具有内部上拉电路的双向I/O口 复用RXD, TXD, $\overline{\text{INT0}}$ , $\overline{\text{INT1}}$ , T0, T1, $\overline{\text{WR}}$ , 和 $\overline{\text{RD}}$ .
11	13	7	7	P3.1	TXD		I/O		
12	14	8	8	P3.2	$\overline{\text{INT0}}$		I/O		
13	15	9	9	P3.3	$\overline{\text{INT1}}$		I/O		
14	16	10	10	P3.4	T0		I/O		
15	17	11	11	P3.5	T1		I/O		
16	18	12	13	P3.6	$\overline{\text{WR}}$		I/O		
17	19	13	14	P3.7	$\overline{\text{RD}}$		I/O		
-	23	17	18	P4.0			I/O	<b>PORT4<sup>[3]</sup>:</b> 可位寻址的双向I/O口. P4.2 和 P4.3 a复用为 $\overline{\text{INT3}}$ 和 $\overline{\text{INT2}}$ .	
-	34	28	30	P4.1			I/O		
-	1	39	42	P4.2	$\overline{\text{INT3}}$		I/O		
-	12	6	6	P4.3	$\overline{\text{INT2}}$		I/O		
-	-	-	48	P4.4			I/O		
-	-	-	12	P4.5			I/O		
-	-	-	24	P4.6			I/O		
-	-	-	36	P4.7			I/O		

[1] I/O类型. I: 输入, O: 输出, I/O: 双向口, D: 开漏, P: 电源脚, ST: Schmitt trigger.

[2] 在6T 模式下, ALE 运行 为 1/3 of Fosc.

[3] 全8-位 P4 口 仅为 LQPF-48 封装. PLCC-44 和 PQFP-44 具有 P4 口 低 4位. DIP-40 无额外的 P4.




图 4-5.外部振荡器运行片内程序 应用电路图

晶振	R	C1	C2
4MHz~33MHz	无	详见晶振规格	
33MHz~40MHz	5kΩ~10kΩ		
40MHz~48MHz	3kΩ~5kΩ		




图 4-6. 片上振荡器运行片内程序 应用电路图

## 5. 内存组织

标准8051 系列将内存分为2个独立的区域：程序内存区和数据存储器区。程序内存区用来存放程序代码，数据存储器区用来存放数据及内存映像的设备。它包含有特殊功能寄存器(特殊功能寄存器)。SFR只能用直接寻址方式访问其它的片内RAM可以直接寻址也可以间接寻址访问。

N78E366A, 具有 256 内部数据RAM为256 字节和 64k 字节内部程序存储空间。MCU 提供 16-bit 或 8-bit 地址, 读和写 信号 ( $\overline{RD}$  和  $\overline{WR}$ ) 当访问外部数据存储器时。许多应用需要较大的内部RAM, N78E366A提供片上 1k 字节 RAM (XRAM) 通过 MOVX 访问。

整个内部 flash 分为 3 个页, APROM 存放客户应用代码, LDROM 应用于 ISP 编程和 配置位 位。flash 支持页擦除, Byte 编程, 和 Byte 读模式。可使外部烧写器通过特殊的 I/O脚和内部 ISP (In System Programming) 功能进行更新程序。

### 5.1 内部程序存储器

程序存储器用于存放用户代码, 所有指令都从这些区域中取出执行。见 [图 5-1](#)。当  $\overline{EA}$  脚拉高 复位后, CPU 从 0000H 开始执行用户程序。中断程序需定位于目标程序中。外部中断 0, 定位为 0003H。若外部中断 0 使用, 将从 0003H 执行程序。若中断未使用, 将继续执行程序。

中断向量地址为: 0003H for 外部中断 0, 000BH 定时器 0, 0013H 外部中断 1, 001BH 定时器 1, 等。

N78E366A 提供 64k APROM 和 LDROM 区域。所有指令都从这些区域中取出执行。MOVC指令同样也访问这些区域。

N78E366A 支持 ISP 更新程序。用户可以通过 ISP 功能 LDROM 更新 APROM。也可用通过 APROM 再次更新 LDROM。ISP 相关APROM 和 LDROM配置见 [18. ISP \(在系统编程\)](#)。






图 5-1. N78E366A 存储器架构

## 5.2 外部存储器

N78E366A 具有 16 地址宽度 CPU. 支持 64k-byte 程序代码. 除内部存储器, 外部存储器也可供使用. 外部存储器地址执行如下,

1. PC (数据指针) 定位 APROM 或 LDROM 的地址 ( $\overline{EA}$  拉高) .
2. 当  $\overline{EA}$  拉低, CPU 执行外部 64k 代码.

当外部模式运行, P0 和 P2 外部存储器的数据和地址总线. 在此状态下, P0 和 P2 不能用于普通 I/O.  $\overline{PSEN}$  用户片选外部存储器. 硬件电路见 图 5.2.




图 5-2. 程序存储器架构

### 5.3 内部数据存储器

图5.3 表示 N78E366A 内部和外部数据存储器地址. 内部数据存储器分为 3 个部分. 低 128 字节, 高 128 位, 数据存储器的地址宽度为 8 位, 意味只有 256 字节. 内部低128 字节 同标准 8051. PSW寄存器中的RS0、RS1的状态决定. R0和R1寄存器被用作间接寻址的地址.




图 5-3. N78E366A 数据存储器架构

FFH	Indirect Accessing RAM							
80H 7FH	Direct or Indirect Accessing RAM							
30H	7F	7E	7D	7C	7B	7A	79	78
2FH	77	76	75	74	73	72	71	70
2EH	6F	6E	6D	6C	6B	6A	69	68
2DH	67	66	65	64	63	62	61	60
2CH	5F	5E	5D	5C	5B	5A	59	58
2BH	57	56	55	54	53	52	51	50
2AH	4F	4E	4D	4C	4B	4A	49	48
29H	47	46	45	44	43	42	41	40
28H	3F	3E	3D	3C	3B	3A	39	38
27H	37	36	35	34	33	32	31	30
26H	2F	2E	2D	2C	2B	2A	29	28
25H	27	26	25	24	23	22	21	20
24H	1F	1E	1D	1C	1B	1A	19	18
23H	17	16	15	14	13	12	11	10
22H	0F	0E	0D	0C	0B	0A	09	08
21H	07	06	05	04	03	02	01	00
20H	Register Bank 3							
1FH	Register Bank 2							
18H 17H	Register Bank 1							
10H 0FH	Register Bank 0							
08H 07H								
00H								

图 5-4. 256 内部 RAM 地址

## 5.4 片上 XRAM

N78E366A 支持片上 RAM (XRAM) . 1024 字节 XRAM (000H ~ 3FFH) 通过MOVX访问. 便签RAM可以用作堆栈, 该区域由堆栈指针(SP)指定, SP是堆栈的顶端地址。当跳转、调用或中断调用时返回地址放在栈顶, 在RAM中堆栈的起始地址是没有限定的, 复位后堆栈指针默认是07h, 使用者可以根据需求改变堆栈的起始地址。SP指向堆栈里最后的那个值, 进站后SP加1, 出栈是读出栈定的值然后SP会减1. 上电复位后 AUX-RAM 默认关闭. 通过设定使能 AUX-RAM, 具体可见[8. "辅助 RAM \(XRAM\)"](#)

## 5.5 外部数据存储器

访问外部数据寄存器 可通过 16位地址 ('MOVX @DPTR') 或 8位地址 ('MOVX @Ri',  $i = 0$  or  $1$ ). 访问外部 1k-byte XRAM, XRAMEN (CHPCON.4) 置 0 访问外部数据存储器.

16位地址 可访问 64k 字节 外部 RAM. 16位地址被使用, P0, P2, P3.7 和 P3.6 作为 地址/数据,  $\overline{RD}$  和  $\overline{WR}$  信号. 这些端口将不能够作为普通 I/O 口来使用.




图 5-5. 数据存储器架构

## 6. 特殊功能寄存器 (SFR)

N78E366A 列MCU内核用特殊功能寄存器(特殊功能寄存器)来控制 and 监测外设运行和外设模式。特殊功能寄存器位于80H-FFH的地址空间内，只能用直接寻址的方式来访问。一些特殊功能寄存器是可位寻址的，这个功能特别适用于只想修改寄存器中的某一位而不影响其它位的场合。可位寻址的特殊功能寄存器，其地址编号是以0或8结尾。W78E516D/W78E058D 系列中含有标准8052中所有的特殊功能寄存器，同时也加入了一些新的特殊功能寄存器。在一些应用场合，8051中未被定义的位被赋予了新的功能。

表 6-1. N78E366A 特殊功能寄存器列表

F8	-	-	-	-	-	-	-	-	FF
F0	B	-	-	SPCR	SPSR	SPDR	-	-	F7
E8	-	-	-	-	-	-	-	-	EF
E0	ACC	-	-	-	-	-	-	-	E7
D8	P4	PWMP	PWM0	PWM1	PWMCON0	PWM2	PWM3	-	DF
D0	PSW	-	-	-	-	-	-	-	D7
C8	T2CON	T2MOD	RCAP2L	RCAP2H	TL2	TH2	PWMCON1	PWM4	CF
C0	XICON	-	-	-	-	-	-	TA	C7
B8	IP	-	IPH	EIPH	EIP	EIE	-	-	BF
B0	P3	-	-	-	-	-	-	-	B7
A8	IE	-	WDCON	PDCON	PMC	-	ISPFD	ISPCN	AF
A0	P2	XRAMAH	-	-	ISPTRG	-	ISPAL	ISPAH	A7
98	SCON	SBUF	-	-	-	-	-	CHPCON	9F
90	P1	-	-	-	-	-	RSR	IRCCAL	97
88	TCON	TMOD	TL0	TL1	TH0	TH1	AUXR	-	8F
80	P0	SP	DPL	DPH	-	-	POOR	PCON	87

-

 保留

*用户不要写保留的 SFR 地址的值*

表 6-2. N78E366A SFR 说明和复位值

Symbol	Definition	Address	MSB								LSB <sup>[2]</sup>			复位后的值 <sup>[1]</sup>
SPDR	SPI data	F5H												0000 0000b
SPSR	SPI status	F4H	SPIF	WCOL	SPIOVF	MODF	DISMODF	-	-	-				0000 0000b
SPCR	SPI control	F3H	SSOE	SPIEN	LSBFE	MSTR	CPOL	CPHA	SPR1	SPR0				0000 0000b
B	B register	F0H	(F7)	(F6)	(F5)	(F4)	(F3)	(F2)	(F1)	(F0)				0000 0000b
ACC	Accumulator	E0H	(E7)	(E6)	(E5)	(E4)	(E3)	(E2)	(E1)	(E0)				0000 0000b
PWM3	PWM3 duty	DEH												0000 0000b
PWM2	PWM2 duty	DDH												0000 0000b
PWMCON0	PWM control 0	DCH	PWM3OE	PWM2OE	PWM3EN	PWM2EN	PWM1OE	PWM0OE	PWM1EN	PWM0EN				0000 0000b
PWM1	PWM1 duty	DBH												0000 0000b
PWM0	PWM0 duty	DAH												0000 0000b
PWMP	PWM period	D9H												0000 0000b
P4	端口4	D8H	(DF)	(DE)	(DD)	(DC)	(DB)	(DA)	(D9)	(D8)				1111 1111b
PSW	Program status word	D0H	(D7) CY	(D6) AC	(D5) F0	(D4) RS1	(D3) RS0	(D2) OV	(D1) -	(D0) P				0000 0000b
PWM4	PWM4 duty	CFH												0000 0000b
PWMCON1	PWM control 1	CEH	-	-	-	-	-	PWM4OE	-	PWM4EN				0000 0000b
TH2	定时器2 high byte	CDH												0000 0000b
TL2	定时器2 low byte	CCH												0000 0000b
RCAP2H	定时器2 capture high byte	CBH												0000 0000b
RCAP2L	定时器2 capture low byte	CAH												0000 0000b
T2MOD	定时器2 mode	C9H	-	-	-	-	-	-	T2OE	-				0000 0000b
T2CON	定时器2 control	C8H	(CF) TF2	(CE) EXF2	(CD) RCLK	(CC) TCLK	(CB) EXEN2	(CA) TR2	(C9) C / T2	(C8) CP / RL2				0000 0000b
TA	Timed access protection	C7H												0000 0000b
XICON	External interrupt control	C0H	(C7) PX3	(C6) EX3	(C4) IE3	(C4) IT3	(C3) PX2	(C2) EX2	(C1) IE2	(C0) IT2				0000 0000b
EIE	Extensive interrupt enable	BDH	-	-	-	-	-	EBOD	EPDT	ESPI				0000 0000b
EIP	Extensive interrupt priority	BCH	-	-	-	-	-	PBOV	PPDT	PSPI				0000 0000b
EIPH	Extensive interrupt priority high	BBH	-	-	-	-	-	PBODH	PPDTH	PSPIH				0000 0000b
IPH	Interrupt priority high	BAH	PX3H	PX2H	PT2H	PSH	PT1H	PX1H	PT0H	PX0H				0000 0000b
IP	Interrupt priority	B8H	(BF) -	(BE) -	(BD) PT2	(BC) PS	(BB) PT1	(BA) PX1	(B9) PT0	(B8) PX0				0000 0000b
P3	端口3	B0H	(B7) RD	(B6) WR	(B5) T1	(B4) T0	(B3) INT1	(B2) INT0	(B1) TXD	(B0) RXD				1111 1111b
ISPCN	ISP flash control	AFH	ISPA17	ISPA16	FOEN	FCEN	FCTRL3	FCTRL2	FCTRL1	FCTRL0				0000 0000b
ISPFD	ISP flash data	AEH												0000 0000b
PMC <sup>[3]</sup>	Power monitoring control	ACH	BODEN	-	-	BORST	BOF <sup>[6]</sup>	LPBOD	-	BOS <sup>[7]</sup>				Power-on or low voltage <sup>[4]</sup> , XXXX X00Xb Brown-out, XXXX 100Xb Others, XXXX 000Xb
PDCON	掉电waking-up 定时器 control	ABH	PDTEN	PDTCK	PDTF	-	-	PPS2	PPS1	PPS0				0000 0000b
WDCON <sup>[3]</sup>	Watchdog 定时器 control	AAH	WDTEN	WDCLR	-	WIDPD	WDTRF	WPS2	WPS1	WPS0				Power-on <sup>[4]</sup> , X000 0000b Watchdog, X00U 1UUUbb Others, X00U UUUUbb
IE	Interrupt enable	A8H	(AF) EA	(AE) -	(AD) ET2	(AC) ES	(AB) ET1	(AA) EX1	(A9) ET0	(A8) EX0				0000 0000b
ISPAH	ISP address high byte	A7H												0000 0000b
ISPAL	ISP address low byte	A6H												0000 0000b
ISPTRG <sup>[3]</sup>	ISP trigger	A4H	-	-	-	-	-	-	-	ISPGO				0000 0000b
XRAMAH	Auxiliary RAM address high byte	A1H	-	-	-	-	-	-	XRAMAH.1	XRAMAH.0				0000 0000b
P2	端口2	A0H	(A7) A15	(A6) A14	(A5) A13	(A4) A12	(A3) A11	(A2) A10	(A1) A9	(A0) A8				1111 1111b

表 6-2. N78E366A SFR 说明和复位值

Symbol	Definition	Address	MSB								LSB <sup>[2]</sup>		复位后的值 <sup>[1]</sup>
CHPCON <sup>[3]</sup>	Chip control	9FH	SWRST	ISPF	LDUEN	XRAMEN	-	-	BS	ISPEN		Software <sup>[4]</sup> , 0000 00U0b Others, 0000 00X0b	
SBUF	Serial buffer	99H										0000 0000b	
SCON	Serial control	98H	(9F) SM0	(9E) SM1	(9D) SM2	(9C) REN	(9B) TB8	(9A) RB8	(99) TI	(98) RI		0000 0000b	
IRCCAL <sup>[3]</sup>	Internal RC calibration	97H	-	-	IRCCAL5	IRCCAL.4	IRCCAL.3	IRCCAL.2	IRCCAL.1	IRCCAL.0		00XX XXXXb <sup>[5]</sup>	
RSR	Reset status register	96H	-	-	-	-	-	BORF	-	SWRF		Power-on, 0000 0000b Brown-out, 0000 010Ub Software, 0000 0U01b Others, 0000 0U0Ub	
P1	端口1	90H	(97) PWM4 SPCLK	(96) PWM3 MISO	(95) PWM2 MOSI	(94) PWM1 SS	(93) PWM0	(92)	(91) T2EX	(90) T2		1111 1111b	
AUXR	Auxiliary register	8EH	-	-	-	-	-	-	-	ALEOFF		0000 0000b	
TH1	定时器1 high byte	8DH										0000 0000b	
TH0	定时器0 high byte	8CH										0000 0000b	
TL1	定时器1 low byte	8BH										0000 0000b	
TL0	定时器0 low byte	8AH										0000 0000b	
TMOD	定时器0 and 1 mode	89H	GATE	C/T	M1	M0	GATE	C/T	M1	M0		0000 0000b	
TCON	定时器0 and 1 control	88H	(8F) TF1	(8E) TR1	(8D) TF0	(8C) TR0	(8B) IE1	(8A) IT1	(89) IE0	(88) IT0		0000 0000b	
PCON	Power control	87H	SMOD	-	LVF	POF	GF1	GF0	PD	IDL		Power-on, 0001 0000b Low voltage, 001U 0000b Others, 00UU 0000b	
P0OR	P0 option register	86H	-	-	-	-	-	-	-	POUP		0000 0000b	
DPH	Data pointer high byte	83H										0000 0000b	
DPL	Data pointer low byte	82H										0000 0000b	
SP	Stack pointer	81H										0000 0111b	
P0	端口0	80H	(87) A7	(86) A6	(85) A5	(84) A4	(83) A3	(82) A2	(81) A1	(80) A0		1111 1111b	

[1] 复位后值说明. 0: 逻辑0, 1: 逻辑1, U: 不改变, X: 查看[4] ~ [7].

[2] ( ) 表示可位询址 SFRs.

[3] SFRs TA 保护.

[4] SFRs 通过 配置位 位设定 [Error! Reference source not found. "Error! Reference source not found."](#).

[5] IRCCAL 为事先设定.

[6] BOF 通过设定CBODEN (配置位2.7) 和 CBORST (配置位2.4). [表 21-1. BOF 复位 值](#) .

[7] BOS 为直读位.

**用户需要保持 "-" 值状态. 不能改变此值.**

## 7. 通用 8051 核

### A 或 ACC –累加器(位询址)

7	6	5	4	3	2	1	0
ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:E0H

复位后的值: 0000 0000b

位	名称	说明
7:0	ACC[7:0]	A (或ACC)寄存器是标准8051的累加器. MCU中算术运算、逻辑运算、数据传送的操作中, 累加器 (ACC)是一个非常重要的寄存器. CPU直接访问累加器, 所以高速指令会使用累加器作为第一参数.

### B – B 寄存器 (位询址)

7	6	5	4	3	2	1	0
B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:F0H

复位后的值: 0000 0000b

位	名称	说明
7:0	B[7:0]	B寄存器是标准8051中的辅助累加器. 在乘/除法运算中存放第二参数. 在其它指令中通用寄存器B可以作为通用寄存器使用.

### SP –堆栈指针

7	6	5	4	3	2	1	0
SP[7:0]							
r/w							

地址位:81H

复位后的值: 0000 0111b

位	名称	说明
7:0	SP[7:0]	堆栈指针存储暂存RAM中堆栈的起始地址, 就是说他总指向栈顶. 8-位 堆栈指针, 它指向堆栈的顶端. 堆栈在便签RAM 区, 因此堆栈的大小由此部分RAM大小决定

### DPL –数据指针低字节

7	6	5	4	3	2	1	0
DPL[7:0]							
r/w							

地址位:82H

复位后的值: 0000 0000b

位	名称	说明
7:0	DPL[7:0]	标准8051中16位数据指针的低字节.



## 据指针高字节

7	6	5	4	3	2	1	0
DPH[7:0]							
r/w							

地址位:83H

复位后的值: 0000 0000b

位	名称	说明
7:0	DPH[7:0]	标准8051中16位数据指针的高字节.

## 程序状态字

7	6	5	4	3	2	1	0
CY	AC	F0	RS1	RS0	OV	F1	P
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r

地址位:D0H

复位后的值: 0000 0000b

位	名称	说明																				
7	CY	进位标志: 当ALU进行算术运算产生进位或借位时置位																				
6	AC	辅助进位标志: 高半字节运算产生进位或借位时置位.																				
5	F0	用户标志0: 用户可以使用的通用标志位.																				
4	RS1	R寄存器区选择位. <table style="margin-left: 20px;"> <thead> <tr> <th>RS1</th> <th>RS0</th> <th>寄存器页</th> <th>RAM 地址</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>00~07H</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>08~0FH</td> </tr> <tr> <td>1</td> <td>0</td> <td>2</td> <td>10~17H</td> </tr> <tr> <td>1</td> <td>1</td> <td>3</td> <td>18~1FH</td> </tr> </tbody> </table>	RS1	RS0	寄存器页	RAM 地址	0	0	0	00~07H	0	1	1	08~0FH	1	0	2	10~17H	1	1	3	18~1FH
RS1	RS0		寄存器页	RAM 地址																		
0	0		0	00~07H																		
0	1		1	08~0FH																		
1	0		2	10~17H																		
1	1	3	18~1FH																			
3	RS0																					
2	OV	溢出标志: 作为一个预先操作, 当第七位而不是第八位产生进位时该标志被设置																				
1	F1	用户标志1: 用户可以使用的通用标志位.																				
0	P	奇、偶标志位。由硬件控制其置位与复位。用于表示累加器中“1”的数目奇数还是偶数.																				

表 7-1. 指令设定

指令	CY	OV	AC	指令	CY	OV	AC
ADD	X <sup>[1]</sup>	X	X	CLR C	0		
ADDC	X	X	X	CPL C	X		
SUBB	X	X	X	ANL C, bit	X		
MUL	0	X		ANL C, /bit	X		
DIV	0	X		ORL C, bit	X		
DA A	X			ORL C, /bit	X		
RRC A	X			MOV C, bit	X		
RLC A	X			CJNE	X		
SETB C	1						

## 电源控制

7	6	5	4	3	2	1	0
SMOD	-	LVF	POF	GF1	GF0	PD	IDL
r/w	-	r/w	r/w	r/w	r/w	r/w	r/w

地址位:87H

复位后的值: 见表 [6-2. N78E366A SFR](#)

位	名称	说明
3	GF1	通用的标志位
2	GF0	通用的标志位.

## 8. 辅助 RAM (XRAM)

N78E366A p具有1k 字节 AUX-RAM，地址为000H ~ 3FFH. XRAM 复位后状态为禁止访问 XRAM, XRAMEN (CHPCON.4) 需置 1. (CHPCON TA 写保护 SFR.) 1024字节 XRAM 通过MOVX @DPTR or MOVX @Ri 访问. AUR-RAM 地址为 000H -3FFH. 当访问 XRAM, 需要 P0, P2,  $\overline{WR}$ , 和  $\overline{RD}$  ..

### CHPCON – 芯片控制 (TA 保护)

7	6	5	4	3	2	1	0
SWRST	ISPF	LDUEN	XRAMEN	-	-	BS	ISPEN
w	r/w	r/w	r/w	-	-	r/w	r/w

地址位:9FH

复位后的值: 见表 6-2. [N78E366A SFR](#)

位	名称	说明
4	XRAMEN	<b>XRAM enable.</b> 1 = 使能 XRAM. 0 = 禁止 XRAM.

### XRAMAH – XRAM 地址高位

7	6	5	4	3	2	1	0
-	-	-	-	-	-	XRAMAH.1	XRAMAH.0
-	-	-	-	-	-	r/w	r/w

地址位:A1H

复位后的值: 0000 0000b

位	名称	说明
7:2	-	保留.
1:0	XRAMAH[1:0]	<b>XRAM 地址高位.</b> 设定XRAM h地址高位. 通过 MOV @Ri 指令.

XRAM 读写范例:

```

MOV TA,#0AAH           ;TA 保护.
MOV TA,#55H           ;
ORL CHPCON,#00010000b ;enable XRAM.

MOV XRAMAH,#01H       ;write #5AH to XRAM with address @0123H.
MOV R0,#23H
MOV A,#5AH
MOVX @R0,A

MOV XRAMAH,#01H       ;read from XRAM with address @0123H.
MOV R0,#23H
MOVX A,@R0

MOV DPTR,#0123H       ;write #5BH to XRAM with address @0123H.
MOV A,#5BH
    
```



```
MOVX  @DPTR,A
MOV   DPTR,#0123H      ;read from XRAM with address @0123H.
MOVX  A,@DPTR
MOV   TA,#0AAH        ;TA-protected.
MOV   TA,#55H          ;
ANL   CHPCON,#11101111b ;disable XRAM.
```

## 9. I/O 口架构和操作

N78E366A 具有 5 路 8 位 P0~P4 口. P1~P4 为准双向 I/O. 包括输入和输出模式. 输出高, 为弱驱动, 允许外部驱动拉低.




图 9-1. 准双向 I/O 架构

默认 P0 为开漏模式. N78E366A 提供内部 P0 上拉寄存器. 设定 P0UP (P0OR.0) P0 内部弱上拉 做为标准的 I/O 口.P0 和 P2 作为地址/数据总线 通过 MOVC 或 MOVX 访问外部存储器., P0 和 P2 将不能用于通用 I/O..

指令	说明
ANL	Logical AND. (ANL Px,A and ANL Px,direct)
ORL	Logical OR. (ORL Px,A and ORL Px,direct)
XRL	Logical exclusive OR. (XRL Px,A and XRL Px,direct)
JBC	Jump if bit = 1 and clear it. (JBC Px.y,LABEL)
CPL	Complement bit. (CPL Px.y)
INC	Increment. (INC Px)
DEC	Decrement. (DEC Px)
DJNZ	Decrement and jump if not zero. (DJNZ Px,LABEL)
MOV	Px.y,C Move carry bit to Px.y.
CLR	Px.y Clear bit Px.y.
SETB	Px.y Set bit Px.y.

**P0 – 端口0 (位询址)**

7	6	5	4	3	2	1	0
P07	P06	P05	P04	P03	P02	P01	P00
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:80H

复位后的值: 1111 1111b

位	名称	说明
7:0	P0[7:0]	默认 P0 为开漏模式. N78E366A 提供内部 P0 上拉寄存器. 设定 P0UP (P0OR.0) P0 内部弱上拉 做为标准的 I/O 口.

**P0OR – P0操作寄存器**

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P0UP
-	-	-	-	-	-	-	r/w

地址位:86H

复位后的值: 0000 0000b

位	名称	说明
7:1	-	保留.
0	P0UP	0 = 禁止 P0 上拉. 1 = 允许 P0 上拉.

**P1 – 端口1 (位询址)**

7	6	5	4	3	2	1	0
P17	P16	P15	P14	P13	P12	P11	P10
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:90H

复位后的值: 1111 1111b

位	名称	说明
7:0	P1[7:0]	端口0 为标准I/O 口

**P2 – 端口2 (位询址)**

7	6	5	4	3	2	1	0
P27	P26	P25	P24	P23	P22	P21	P20
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:A0H

复位后的值: 1111 1111b

位	名称	说明
[7:0]	P2[7:0]	端口2 为标准I/O 口.

## P3 – 端口3 (位询址)

7	6	5	4	3	2	1	0
P37	P36	P35	P34	P33	P32	P31	P30
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:BOH

复位后的值: 1111 1111b

位	名称	说明
7:0	P3[7:0]	端口3为标准I/O口.

## P4 – 端口4 (位询址)

7	6	5	4	3	2	1	0
P47	P46	P45	P44	P43	P42	P41	P40
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:D8H

复位后的值: 1111 1111b

位	名称	说明
7:0	P4[7:0]	端口0 为标准I/O口.可 位询址:P0~P3.

## 10. 定时器/计数器

N78E366A 系列系列有3个16位可编程定时器/计数器。

### 10.1 定时器/计数器0 & 1

N78E366A有2个16位定时器/计数器，这些定时器中都有2个8位寄存器以构成16位的计数寄存器。对于定时器0它们是TH0（高8位的计数寄存器）和TL0（低8位的计数寄存器）。定时器1也有类似的计数寄存器TH1和TL1。TH1 and TL1. TCON 和 TMOD 配置定时器/计数器 0 和 1。

定时器 计数器功能 通过选择设定  $C/\bar{T}$  位 TMOD. 每定时器/计数器 有选择位. TMOD.2 功能选择定时器/计数器 0 和 TMOD.6 功能选择定时器/计数器 1.

将它们设置为定时器后，定时器将对时钟周期计数。时钟源可以是系统时钟的6分频(FPERIPH)。在计数器模式下，每当检测到外部计数输入脚上的负电平跳变（T0针对定时器0，T1针对定时器1），计数寄存器的内容就会加一。如果在一个机器周期采样到高电平，在下一个机器周期采样到低电平，那么就会确认一个电平由高到低的跳变，每个定时器/计数器都可以选定4种运行方式中的一种来运行。由TMOD中的M0 和M1位来选择定时器的工作模式。

#### TMOD – 定时器0 和1 模式

7	6	5	4	3	2	1	0
GATE	$C/\bar{T}$	M1	M0	GATE	$C/\bar{T}$	M1	M0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:89H

复位后的值: 0000 0000b

位	名称	说明															
7	GATE	门控位为1时, 定时器/计数器的运行除受TRx控制外还受 $\overline{INTn}$ 控制, 当TRx和 $\overline{INTn}$ 均为1时定时器/计数器开始运行。该位为0时, 定时器的运行只受TRx的控制															
6	$C/\bar{T}$	定时器/计数器工作方式选择: 为0时以定时器的方式运行; 为1时对TX脚上的高到低电平变化进行计数。															
5	M1	<b>定时器1模式选择位.</b> <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>M1</th> <th>M0</th> <th>定时器1 模式选择</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>模式 0: 8-位定时器, 有5位的预分频(TL1[4:0])</td> </tr> <tr> <td>0</td> <td>1</td> <td>模式 1: 16-位定时器, 没有5位的预分频</td> </tr> <tr> <td>1</td> <td>0</td> <td>模式 2: 8位从THx中自动重装定时器</td> </tr> <tr> <td>1</td> <td>1</td> <td>模式3: (仅适用于T0) TL0是受定时器0控制的8位定时器/计数器。TH0 是受定时器1控制的8位定时器/计数器。定时器1在此方式下不工作。</td> </tr> </tbody> </table>	M1	M0	定时器1 模式选择	0	0	模式 0: 8-位定时器, 有5位的预分频(TL1[4:0])	0	1	模式 1: 16-位定时器, 没有5位的预分频	1	0	模式 2: 8位从THx中自动重装定时器	1	1	模式3: (仅适用于T0) TL0是受定时器0控制的8位定时器/计数器。TH0 是受定时器1控制的8位定时器/计数器。定时器1在此方式下不工作。
M1	M0		定时器1 模式选择														
0	0		模式 0: 8-位定时器, 有5位的预分频(TL1[4:0])														
0	1		模式 1: 16-位定时器, 没有5位的预分频														
1	0	模式 2: 8位从THx中自动重装定时器															
1	1	模式3: (仅适用于T0) TL0是受定时器0控制的8位定时器/计数器。TH0 是受定时器1控制的8位定时器/计数器。定时器1在此方式下不工作。															
4	M0																
3	GATE	门控位为1时, 定时器/计数器的运行除受TRx控制外还受 $\overline{INTn}$ 控制, 当TRx和 $\overline{INTn}$ 均为1时定时器/计数器开始运行。该位为0时, 定时器的运行只受TRx的控制。															
2	$C/\bar{T}$	定时器/计数器工作方式选择: 为0时以定时器的方式运行; 为1时对TX脚上的高到低电平变化进行计数															
1	M1	<b>定时器0模式选择位.</b>															



位	名称	说明
0	M0	<u>M1</u> <u>M0</u> 定时器0 模式选择
		0   0   模式 0: 8-位定时器, 有5位的预分频(TL0[4:0])
		0   1   模式 1: 16-位定时器, 没有5位的预分频
		1   0   模式 2: 8位从THx中自动重装定时器
		1   1   模式3: (仅适用于T0) TL0是受定时器0 控制的8位定时器/计数器。 TH0 是受定时器1控制的8位定时器/计数器。定时器1在此方式下不工作

### TCON –定时器控制(位询址)

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:88H

复位后的值: 0000 0000b

位	名称	功能
7	TF1	定时器1溢出标志; 在定时器1溢出时该位置1。当程序响应定时器1中断执行相应的中断服务程序时, 该位自动清0。软件也可对该位置位或复位
6	TR1	定时器1启动控制: 该位由软件来置位或清零来启动或关闭定时器
5	TF0	定时器0溢出标志; 在定时器1溢出时该位置1。当程序响应定时器0中断执行相应的中断服务程序时, 该位自动清0。软件也可对该位置位或复位
4	TR0	定时器0启动控制: 该位由软件来置位或清零来启动或关闭定时器
3	IE1	外部中断1标志; 当 $\overline{INT1}$ 上出现电平跳变时由硬件置1; 若被设置为下沿触发中断, 进入中断服务程序IE1会自动清除为0。
2	IT1	1触发方式控制; 1: 低电平边沿触发; 0: 低电平触发
1	IE0	外部中断0标志; 当 $\overline{INT0}$ 上出现电平跳变时由硬件置1; 若被设置为下沿触发中断, 进入中断服务程序IE0会自动清除为0
0	IT0	外部中断0触发方式控制; 1: 低电平边沿触发; 0: 低电平触发。

### TL0 – 定时器0 低位地址

7	6	5	4	3	2	1	0
TL0[7:0]							
r/w							

地址位:8AH

复位后的值: 0000 0000b

位	名称	说明
7:0	TL0[7:0]	定时器0 低位地址

**TH0 – 定时器0 高位地址**

7	6	5	4	3	2	1	0
TH0[7:0]							
r/w							

地址位:8CH

复位后的值: 0000 0000b

位	名称	说明
7:0	TH0[7:0]	定时器0高位地址.

**TL1 – 定时器1低位地址**

7	6	5	4	3	2	1	0
TL1[7:0]							
r/w							

地址位:8BH

复位后的值: 0000 0000b

位	名称	说明
7:0	TL1[7:0]	定时器1低位地址.

**TH1 – 定时器1高位地址**

7	6	5	4	3	2	1	0
TH1[7:0]							
r/w							

地址位:8DH

复位后的值: 0000 0000b

位	名称	说明
7:0	TH1[7:0]	定时器1高位地址.

## 10.1.1 模式0

模式0下，是13位的定时器/计数器，由8位的THx和TLx的低5位组成，TLx的高3位被忽略。TLx会在时钟源的负跳变处加一，当TLx的第五位由1变0后，THx开始计数。当THx的数值由FF变为00以后，TCON中的溢出标志位TFx会置位。

当TRx置位且GATE为0或 $\overline{\text{INTx}}$ 为1时，计数输入才有效。C/ $\bar{T}$ =0时，定时器/计数器对时钟周期进行计数，C/ $\bar{T}$ =1时对T0 以及 T1 上的1到0跳变进行计数。当13位的定时器计数值变为1FFFH后，下一次计数会使其变为0000H。此时相关的溢出标志位置位如果中断打开，此时还会产生一个定时器中断。




图 10-1. 定时器 / 计数器 0 和 1 模式 0

## 10.1.2 模式1

模式1与模式0 非常相似，只是模式1下定时器/计数器为16位的，而非13位。就是说是用THx和TLx的全部16位来计数。当计数值由FFFFH向0000H翻转后，相应的溢出标志置1，并产生中断。对时钟源的选择与模式0 下的方式一致，门控方式也同模式0 相同。




图 10-2. 定时器 / 计数器 0 和 1 模式 1

### 10.1.3 模式2

模式2下定时器/计数器为自动重装模式。此模式下TLx是一个8位的计数器，THx保存重装计数值。当TLx由FFH向00H溢出后，TCON中的TFx标志置位THx中内容重装至TLx，继续计数过程。重装过程中THx内的值保持不变。当TRx置位且GATE为0或 $\overline{\text{INTx}}$ 为1时，计数器才真正开始工作。对Tn脚上的脉冲输入计数。




图 10-3. 定时器 / 计数器 0 和 1 模式 2

### 10.1.4 模式3

对2个定时器/计数器来说，他们的模式3有着不同的工作方式。对定时器/计数器1来说模式3会将其停止；对定时器/计数器0来说模式3下TL0和TH0是2个独立的8位计数寄存器。下图表示这种模式下的逻辑关系。模式3下TL0用定时器0的控制位：如 $C/\bar{T}$ ，GATE，TR0， $\overline{\text{INT0}}$ 和TF0。TL0可以用来对时钟周期来计数以及对T0脚上的1到0跳变计数。TH0只能对内部时钟源计数，并使用定时器/计数器1的控制位（TR1和TF1）。当需要额外的8位定时器时可以使用模式3。当定时器0处于模式3时，定时器1依然可以工作在模式0、1、2下，但它的灵活性受到限制。虽然基本功能得以维持，但已不能对TF1和TR1进行控制。此时定时器1依然可以使用GATE及INT1脚。另外可以通过将其放入或离开模式3的方式来打开或关闭它。它同样可以用作串行口的波特率发生器。




图 10-4. 定时器 / 计数器 0/1 模式 3

## 10.2 定时器/计数器2

定时器/计数器2 是由T2MOD进行配置并受T2CON寄存器进行控制的向上/向下定时器/计数器。定时器/计数器2 有捕捉和重装功能。同定时器0、1一样定时器2 有灵活的设置方式和对时钟源的选择。定时器/计数器2 的时钟源可以是外部输入时钟（T2脚），TR2=1时该时钟运行，TR2=0时该时钟停止。

### T2CON – 定时器2 控制 (位询址)

7	6	5	4	3	2	1	0
TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T $\bar{2}$	CP/RL $\bar{2}$
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:C8H

复位后的值: 0000 0000b

位	名称	说明
7	TF2	定时器2溢出标志：该位置位表示定时器2溢出。在向下计数方式中，如果计数值与捕捉寄存器的数值相等TF2也会置位。而且该位仅在RCLK和TCLK都为0的情况下被置位。该位只能由软件来清0，软件同样也可以对该位置1或清0。
6	EXF2	定时器2外部事件标志：依照CP / $\overline{RL2}$ ，EXEN2及DCEN的设置，在T2EX管脚（P1.1）上出现低电平跳变，或定时器2溢出时该位置位。如果是电平负跳变使该位置位，那么必须由软件来清0。如果打开相应的中断，那么当软件将该位置位或是检测到一个电平负跳变时，会引发一个定时器中断
5	RCLK	接收时钟标志：该位决定串行口0在模式1和3下接收数据时的时基。如果该位置0，那么用定时器1的溢出做波特率发生器，否则将会用定时器2 的溢出做波特率发生器。将该位置位将迫使定时器2 用作波特率发生器。
4	TCLK	发送时钟标志：该位决定串行口0在模式1和3下发送数据时的时基。如果该位置0，那么用定时器1的溢出做波特率发生器，否则将会用定时器2 的溢出做波特率发生器。将该位置位将迫使定时器2 用作波特率发生器。
3	EXEN2	定时器2外部事件使能。如果定时器2不用做波特率发生器时，该位将控制定时器2的捕捉/重装功能的开启与关闭。如果该位置0，那么T2EX管脚上的电平变化将被忽略，否则T2EX上的电平变化将会引发捕捉或重装
2	TR2	定时器2运行控制该位用于打开/关闭定时器2，该位清零时定时器2停止运行并且TH2和TL2 中的内容被保留。
1	C / $\overline{T2}$	计数器/定时器选择位，该位决定定时器2是用作定时器还是计数器。如果定时器2用作波特率发生器（每个tick2个时钟），那么该位的设置对定时器2没有影响。为0则定时器2 是一个以按T2M设置的速率进行工作的定时器。为1它会对T2 脚上的负跳变进行计数。
0	CP / $\overline{RL2}$	捕捉/重装选择：该位决定定时器2 是工作在捕捉模式还是重装模式。如果RCLK或TCLK置位，那么该位会被忽略定时器2会在每次溢出后自动重装。如果该位为0那么在每次定时器2 溢出或是当EXEN2=1且在T2EX上检测到下降电平时，定时器2 会自动重装。如果该位为1 当EXEN2=1且在在T2EX上检测到下降电平时，定时器2 会进行一次捕捉。

## T2MOD – 定时器2 模式

7	6	5	4	3	2	1	0
-	-	-	-	-	-	T2OE	-
-	-	-	-	-	-	r/w	-

地址位:C9H

复位后的值: 0000 0000b

位	名称	说明
7:2	-	保留.
1	T2OE	定时器2时钟输出使能 0 = 禁止定时器2时钟输出功能. T2 脚同标准8051 1 = 使能定时器2时钟输出功能.
0	-	保留.

## 定时器2 捕捉寄存器低字节

7	6	5	4	3	2	1	0
RCAP2L[7:0]							
r/w							

地址位:CAH

复位后的值: 0000 0000b

位	名称	说明
7:0	RCAP2L[7:0]	当定时器2 工作于捕捉模式时, 该寄存器用于保存TL2的计数值。当定时器2工作于16位自动重装模式时, RCAP2L也用于保存16位自动重装值的低8位数值.

## 定时器2 捕捉寄存器高字节

7	6	5	4	3	2	1	0
RCAP2H[7:0]							
r/w							

地址位:CBH

复位后的值: 0000 0000b

位	名称	说明
7:0	RCAP2H[7:0]	当定时器2 工作于捕捉模式时, 该寄存器用于保存TH2的计数值。当定时器2工作于16位自动重装模式时, RCAP2H也用于保存16位自动重装值的高8位数值.

## 定时器2低字节

7	6	5	4	3	2	1	0
TL2[7:0]							
r/w							

地址位:CCH

复位后的值: 0000 0000b

位	名称	说明
7:0	TL2[7:0]	定时器2低字节.

## TH2 –定时器2高字节

7	6	5	4	3	2	1	0
TH2[7:0]							
r/w							

地址位:CDH

复位后的值: 0000 0000b

位	名称	说明
7:0	TH2[7:0]	定时器2高字节.

### 10-1. 定时器2 操作模式

定时器2 模式选择	RCLK (T2CON.5) 或 TCLK (T2CON.4)	CP/ $\overline{\text{RL2}}$ (T2CON.0)	T2OE (T2MOD.1)
16位捕捉模式 <sup>[1]</sup>	0	1	0
16位自动重载模式	0	0	0
波特率发生器	1	X	0
时钟输出 <sup>[2]</sup>	0	0	1

[1] EXEN2 (T2CON.3) 置 1 捕获有效..

[2] C/ $\overline{\text{T2}}$  (T2CON.1) 需为0.

#### 10.2.1 捕获模式

捕捉模式由T2CON中的CP/ $\overline{\text{RL2}}$ 位来设置，置1后定时器/计数器2进入捕捉模式。在捕捉模式下定时器/计数器2为一个16位向上计数器。当计数值由FFFFH变为0000H后TF2置位并且产生一个中断。如果EXEN2=1，那么T2EX 脚上的负跳变会使TL2和TH2中的数值装入RCAP2L和RCAP2H寄存器中。此时T2CON中的EXF2 位会置位，并产生一个中断。将T2CR位置位，TL2和TH2中的值被捕捉后自动将定时器2复位。




图 10-5. 定时器 / 计数器 2 捕获模式

#### 10.2.2 向上计数，自动重载模式

当T2CON中CP/ $\overline{\text{RL2}}$ =0且T2MOD中DCEN=0时定时器2进入向上计数，自动重载方式。此模式下定时器2是16位的向上计数器，当计数值由FFFFH向0000H翻转时，RCAP2L和RCAP2H中的内容被自动重载至TL0和TH0。重装时TF2置位。如果EXEN2=1，那么T2EX脚上的负跳变也会引起一次重载动作，这时T2CON中的EXF2位置位。






图 10-6. 定时器 / 计数器 2 位自动计数器模式

## 10.2.3 波特率发生器

当T2CON中的RCLK=1且TCLK=1时，定时器2 进入波特率发生器模式。在此模式下，定时器2是一个16位的自动重装计数器，当计数值从FFFFH向0000H翻转后TL2 和TH2 会自动重装。这时TF2 不会置位，如果EXEN2=1，那么T2EX脚上的负跳变会使T2CON中的EXF2置位，产生一个中断。




图10-7. 定时器 / 计数器 2 波特率发生器模式

### 10.2.4 时钟输出模式

定时器2具有时钟输出功能,可输出50% duty 时钟周期 P1.0. 可做为可编程的时钟发生器. 配置 定时器2时钟输出模式, 软件设定T2OE (TMOD.1) = 1,  $C/\overline{T2} = 0$  和  $CP/\overline{RL2} = 0$ . 设定 TR2 开始时钟输出. 此模式类似于波特率发生器模式 定时器2 溢出无中断产生.可使用定时器2 波特率发生器, T2EX 可配置为外中断.

$$\text{时钟输出频率} = \frac{F_{\text{Osc}}}{2 \times 2^{\text{EN6T}} \times (65536 - (\text{RCAP2H}, \text{RCAP2L}))}$$

当EN6T = 0, 时钟运行在6T 模式,时钟输出频率双倍于 12T. (RCAP2H,RCAP2L) 为  $256 \times \text{RCAP2H} + \text{RCAP2L}$ .




图 10-8. 定时器/计数器2时钟输出模式

## 11. 看门狗定时器

### 11.1 看门狗定时器功能描述

N78E366A 通过看门狗定时器 用于系统保护. 用户可通过编程将其设置为系统监控器, 时基发生器或事件定时器. 定时器基于一组分频器, 对系统时钟频率进行分割. 分频器输出可选, 并决定溢出时间. .




图 11-1. 看门狗定时器框图

看门狗定时器 通过设定  $WDCLR$  ( $WDCON.6$ ) 从  $00H$  开始执行, 保证看门狗为已知的状态.  $WDCLR$  用于复位看门狗定时器. 该位自动清除.  $WDCLR$  置 1, 硬件将自动清除.  $WDTEN$  置 1, 看门狗定时器开始计数. 通过设定  $WPS2$ ,  $WPS1$ , 和  $WPS0$  ( $WDCON[2:0]$ ) 选择溢出时间. 一旦选择时间溢出, 看门狗定时器将复位系统.,看门狗定时器将复位  $WDTRF$  ( $WDCON.3$ ). 用户可通过软件清  $WDTRF$ . 软件设定  $WDCLR$  复位后进入已经状态. 看门狗定时器提供  $WIDPD$  ( $WDCON.4$ ) 允许继续运行 在系统进入 *Idle* 或 掉电模式.

WDT 计数器需特别注意. 硬件会自动清 WDT 计数器 在唤醒 *Idle* 或 掉电模式. 防止系统未知的复位.

#### 配置位3

7	6	5	4	3	2	1	0
CWDTEN	EN6T	ROG	CKF	INOSCFS	-	CFOSC	-
r/w	r/w	r/w	r/w	r/w	-	r/w	-

unprogrammed value: 1111 1111b

位	名称	说明
7	CWDTEN	1 = 禁止看门狗定时器复位. 0 = 使能看门狗定时器复位.

**WDCON –看门狗定时器控制 (TA 保护)**

7	6	5	4	3	2	1	0
WDTEN <sup>[1]</sup>	WDCLR	-	WIDPD <sup>[2]</sup>	WDTRF <sup>[3]</sup>	WPS2 <sup>[2]</sup>	WPS1 <sup>[2]</sup>	WPS0 <sup>[2]</sup>
r/w	w	-	r/w	r/w	r/w	r/w	r/w

地址位:AAH

复位后的值: 见表 6-2. N78E366A SFR

位	名称	说明
7	WDTEN	0 = 禁止 WDT. 1 = 使能WDT. WDT 开始计数.
6	WDCLR	<b>清WDT.</b> 设定WDCLR(WDCON.6) 从00H开始执行, 保证看门狗为已知的状态. WDCLR 用于复位看门狗定时器. 该位自动清除
5	-	保留.
4	WIDPD	<b>WDT 运行在 Idle 和 掉电模式.</b> 0 = WDT 计数器停止. 1 = WDT 计数器运行.
3	WDTRF	CPU 由WDT 复位, 该位自动清除.
2	WPS2	WDT 分频选择
1	WPS1	
0	WPS0	

WDT 溢出时间  $\frac{1}{F_{Losc} \times \text{clock divider scalar}} \times 64 \cdot F_{ILRC}$  为内部 10kHz RC. 下表表示看门狗溢出时间.

表 11-1. WDT 溢出时间

WPS2	WPS1	WPS0	时钟除频设定	看门溢出时间典型间隔时间 ( $F_{ILRC} \approx 10\text{kHz}$ )
0	0	0	1/1	6.40ms
0	0	1	1/2	12.80ms
0	1	0	1/8	51.20ms
0	1	1	1/16	102.40ms
1	0	0	1/32	204.80ms
1	0	1	1/64	409.60ms
1	1	0	1/128	819.20ms
1	1	1	1/256	1.638s

## 11.2 看门狗定时器应用

看门狗定时器 应用于系统保护. 为重要的实时控制应用. 适用于电池干扰等, 在未知的状态下保护用户的代码. 使用看门狗定时器 用户可选择理想的看门狗复位看门狗定时器. 设定 **WCLR**, 可使代码继续运行 而无看门狗定时器复位. 一旦代码运行在错误的状态下, 无法清除看门狗定时器, 将引起复位. **WDCON** 为TA 保护.

## 12. 掉电唤醒定时器

### 12.1 掉电唤醒定时器功能说明

N78E366A 提供额外的定时器, 掉电唤醒定时器 在Idle 或 掉电模式下监控系统运行. 可设定分频输出. 分频输出认定时间溢出的周期. 当定时器溢出, 可唤醒 Idle 或 掉电模式 触发中断产生.




图 12-1. 掉电唤醒定时器框图

掉电唤醒定时器需要复位 PDCLR(PDCON.6) 保证定时器从已知状态运行. PDCLR 用于掉电唤醒定时器. 该位自动清除. PDCLR 位置位, 该位由硬件自动清除. PDTEN 置 1后, 掉电唤醒定时器开始计数. 定时器溢出选择位为 PPS2, PPS1, PPS0 (PDCON[2:0]). 设定定时溢出, 掉电唤醒定时器触发中断标志位 PDTF (PDCON.5). 若定时器中断使能 EIE位置位. 将产生中断.需通过设定 WDCLR 软件复位计数器 从已知状态运行.

#### PDCON –掉电唤醒定时器控制

7	6	5	4	3	2	1	0
PDTEN	PDCLR	PDTF	-	-	PPS2	PPS1	PPS0
r/w	w	r/w	-	-	r/w	r/w	r/w

地址位:ABH

复位后的值: 0000 0000b

位	名称	说明
7	PDTEN	0 = 禁止掉电唤醒定时器. 1 = 使能掉电唤醒定时器. PDT 计数器运行.
6	PDCLR	掉电唤醒定时器清除.
5	PDTF	掉电唤醒定时器中断标准位.
4:3	-	保留.
2	PPS2	掉电唤醒定时器 分频选择
1	PPS1	
0	PPS0	

掉电唤醒定时器溢出时间  $\frac{1}{F_{LOSC} \times \text{clock divider scalar}} \times 64$   $F_{ILRC}$  内部 10kHz RC. 下表表示掉电唤醒定时器溢出时间.

表 12-1. 掉电唤醒定时器溢出时间

PPS2	PPS1	PPS0	时钟除频设定	掉电唤醒溢出典型间隔时间 ( $F_{ILRC} \approx 10\text{kHz}$ )
0	0	0	1/1	6.40ms
0	0	1	1/4	25.60ms
0	1	0	1/8	51.20ms
0	1	1	1/32	204.80ms
1	0	0	1/64	409.60ms
1	0	1	1/256	1.638s
1	1	0	1/512	3.277s
1	1	1	1/1024	6.554s

## 12.2 掉电唤醒定时器应用

掉电唤醒定时器.PDTF 标志位 置位 当设定掉电唤醒时间. PDTF 监控时间溢出, PCLR 允许软件复位掉电唤醒定时器. 每次掉电唤醒后, 将产生中断 EPDT (EIE.1) 和 EA 置位时.

在节电模式下, CPU 通常保持在 Idle模式 节约电源. 如果 CPU 从定时器 0, 1 或 2 中唤醒. 电路中掉电模式的电流为 “mA” 级别. 以后掉电模式的电流保持为 “ $\mu\text{A}$ ” 级别, 可唤醒 CPU在掉电状态下. N78E366A 提供内部 RC 10kHz. 适合于低功耗应用, 掉电唤醒定时可唤醒CPU demo code 如下.

掉电唤醒定时器从掉电模式唤醒 CPU.

```

ORG    0000H
LJMP   START

ORG    004BH
LJMP   PDT_ISR

ORG    0100H
PDT_ISR:
ORL    PDCON,#01000000B           ;清掉电唤醒定时器
ANL    PDCON,#11011111B           ;清掉电唤醒定时器中断
RETI

START:
ORL    PDCON,#00000111B           ;选择时间间隔
ORL    EIE,#00000010B             ;使能掉电唤醒定时器中断
SETB   EA
ORL    PDCON,#10000000B           ;使能清掉电唤醒定时器一运行

;*****
;进入掉电模式
;*****
LOOP:
ORL    PCON,#02H
LJMP   LOOP
    
```

### 13. 串口

N78E366A 系列提供全双工串口 UART (全双工传输和接受) 模式 1, 2, 和 3. 为用户提供帧错误检测、自动地址识别等附加功能。该串行口提供同步及异步通信方式。在同步模式下串行口产生时钟并以半双工的方式工作。在异步模式下, 能以全双工的方式工作, 即可以同时收发数据。发送, 接收寄存器均用SBUF来访问。对SBUF的写是发送数据, 从SBUF读是读取数据。串行口能以4种不同的方式工作. 使用串口功能前, P3.0 和 P3.1 (RXT 和 TXD) 置 1.

#### SCON – 串口控制 (位询址)

7	6	5	4	3	2	1	0
SM0	SM1	SM2	REN	TB8	RB8	TI	RI
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:98H

复位后的值: 0000 0000b

位	名称	说明
7	SM0	串行口模式位
6	SM1	
5	SM2	多机通信控制。将该位置1, 则使能模式2及模式3下的多机通信功能。在模式2或3下, 如果SM2置1, 那么收到的第九位数据RB8是0的话, RI将不会置位。在模式1下如果SM2置1, 那么在没有收到有效的停止位前RI是不会置位的。在模式0下, SM2位控制着串行口的时钟。如果清0, 那么串行口的时钟是系统时钟的12分频。这样系统就与标准8051兼容。如果该位置1, 那么串行口的时钟是系统时钟的4分频, 这样就加快了同步通信的速度。
4	REN	接收使能, 置1时打开串行口接收功能, 否则关闭该功能。
3	TB8	模式2和3中要被发送的第九位数据。软件可以根据需求将该位置1或清0。
2	RB8	模式2和3中接收到的第九位数据。模式1下, 若SM2=0则RB8是接收到的停止位。模式0下该位无意义。
1	TI	发送中断标志: 模式0下该标志由硬件在发送完8位数据后置位, 而在其它模式下在串行发送到停止位的开始时置位。该位必须由软件来清除
0	RI	接收中断标志: 模式0下该标志由硬件在接收到8位数据后置位, 而在其他模式下在串行接收到停止位的中间时置位。该位必须由软件来清除。



表 13-1. 串口模式说明

模式	SM0	SM1	说明	数据为	波特率
0	0	0	同步	8	Tclk 6/12 分频
1	0	1	异步	10	定时器1 溢出 2 <sup>[1]</sup> , 或定时器2 溢出
2	1	0	异步	11	32 / 64 <sup>[1]</sup> 12T 模式分频, 16/ 32 <sup>[1]</sup> 6T 分频
3	1	1	异步	11	定时器1 溢出 2 <sup>[1]</sup> , 或定时器2 溢出

[1] SMOD (PCON.7) 置 0.

### PCON – 电源控制

7	6	5	4	3	2	1	0
SMOD	-	LVF	POF	GF1	GF0	PD	IDL
r/w	-	r/w	r/w	r/w	r/w	r/w	r/w

地址位:87H

复位后的值:

位	名称	说明
7	SMOD	串口波特率加倍使能. 在模式 1, 2, 或 3 串口波特率加倍使能.

### SBUF – 串口数据缓冲

7	6	5	4	3	2	1	0
SBUF[7:0]							
r/w							

地址位:99H


复位后的值: 0000 0000b

位	名称	说明
7:0	SBUF[7:0]	串口数据缓冲. 串行口接收或发送的数据都放在这个寄存器中。实际上该地址上有2个独立的8位寄存器。一个用于接收数据，一个用于发送数据。对它进行读操作将会接收串行数据，对它进行写操作则发送串行数据。


## 13.1 模式 0

模式 0 与外部设备进行同步通信的方式。在该模式下，串行数据由RXD脚进行收发，而TXD 脚用于产生移位时钟。这种方式下是以半双工的形式进行通信，每帧接收或发送8位数据。数据的最低位被最先发送或接收，波特率固定为振荡源频率的1/12或 1/6 。. 无论传输或接受 串行时钟将一直产生.因此串口模式 0 为主机模式. [图13 -](#)

1 表示串口模式 0 的时序图. 分频时钟为  $F_{osc}/2$  12T 模式  $F_{osc}$  6T 模式. 见 [Error! Reference source not found.](#)“时钟系统”.



## TRANSMIT TIMING



## RECEIVE TIMING




图13-1. 串口模式 0 功能时序框图

数据由RXD线进行收发。TXD线用来输出移位时钟，移位时钟用来和其他设备串行接收/发送数据。

SBUF的写将会发送数据，此时移位时钟启动数据从RXD脚串行移出，直至送完8位数据。传输标志位TI (SCON.1) 置 1表示 1 字节传输完成。

当REN (SCON.4)=1 且RI=0时串行口接收数据。移位时钟被激活，串行口会在移位时钟的上升沿锁定数据。外部设备要在移位时钟的下降沿处送出数据。这个过程持续到8位数据全部发送完毕。RI会在TXD的最后一个下降沿处置1，这时接收动作结束，RI要由软件清零。

## 13.2 模式 1

模式 1 全双工的方式工作。串行通信的数据帧由10位数据组成，在RXD和TXD脚上进行收发。10位数据组成如下：起始位（位0），8位数据（最低位在前），终止位（1）。在接收端，停止位进入SCON0的RB8位。在该模式下波特率可变，波特率可以是定时器1溢出率的1/16或1/32。RCLK 和 TCLK位 T2CON. SMOD (PCON.7) 置位波特率加倍，[图 13-2](#) 表示模式 1 下 传输和接收时序图。





图 13-2. 串口模式 1 功能时序框图

如果上述条件满足，则停止位进入RB8，8位数据进入SBUF，RI(SCON.1)置位，否则丢弃接收到的贞数据。在停止位的中间，接收器重启，开始新的一次接收。

当REN(SCON.4) = 1 时系统进行接收操作，RXD脚上接收到1-0跳变就启动接收器接收

1. RI (SCON.0) = 0, and
2. 任何 SM2 (SCON.5) = 0, 或接受停止位 = 1 当 SM2 = 1.

如果上述条件满足，则停止位进入RB8，8位数据进入SBUF，RI置位，否则丢弃接收到的贞数据。在停止位的中间，接收器重启，开始新的一次接收。

### 13.3 模式 2

模式 2 支持全双工异步通信，数据由起始位位（0），8位数据（最低位在前），可编成的第9位数据（TB8）和停止位组成。第9位数据接收至RB8。波特率是时钟频率的1/32 或1/64，由 SMOD位来选择。向SBUF中写入数据启动一次发送，串行数据的第一位在一个16分频计数器的第一次翻转后的C1态，被送到TXD脚，下一位数据在下次16分频计数器翻转后的C1态送至TXD脚。因此数据的传送与这个16分频的计数器同步，而不是直接写入接收端的SBUF。在发送完9位数据后，会发送停止位。在停止位输出到TXD脚以后，TI会在C1态置位。[图 13-3](#) 表示模式 2 传输和接收时序框图。




图 13-3. 串口模式 2 功能时序框图

当REN=1 时系统进行接收操作，接受器以所选波特率的16倍速度采样RXD脚状态。当RXD脚上接收到1-0跳变就启动接收器接收。接收的值是3次采样中至少2次相同的值，以保证接收准确。在起始位，如果接收到的值不为0，则起始位无效，复位接收电路，当再次接收到一个由1-0 的跳变时重新启动接收器。如果接收值为0 起始位有效，接收器开始接收本帧的其余信息。

在接收了9位数据以后，还将接收一个停止位，进入RB8，之后RI置位。但这种情况是在RI=0，且SM2=0或接收到的停止位为1时才有效。

如果上述条件满足，则停止位进入RB8，8位数据进入SBUF，RI置位，否则丢弃接收到的帧数据。在停止位的中间，接收器重启，开始新的一次接收。

1. RI (SCON.0) = 0, and
2. 任何 SM2(SCON.5) = 0, 或接受 9<sup>th</sup> 位 = 1 当 SM2 = 1.

如果上述条件满足，则停止位进入RB8(SCON.2)，8位数据进入SBUF，RI置位，否则丢弃接收到的帧数据。在停止位的中间，接收器重启，开始新的一次接收。

### 13.4 模式 3

除波特率外 模式 3 同模式 2, 模式 3 使用定时器 1 或 定时器 2 溢出作为波特率发生器。







图 13-4. 串口模式 3 功能时序框图

### 13.5 波特率

表 13-2. 串行口波特率公式

串行口模式	波特率时钟源	EN6T (配置位3.6) 值	
		1 (12T 模式)	0 (6T 模式)
0	振荡器	$F_{OSC} / 12$	$F_{OSC} / 6$
2	振荡器	$\frac{2^{SMOD}}{64} \times F_{OSC}$	$\frac{2^{SMOD}}{32} \times F_{OSC}$
1 or 3	定时器 / 计数器 1 溢出 <sup>[1]</sup>	$\frac{2^{SMOD}}{32} \times \frac{F_{OSC}}{12 \times (256 - TH1)}$	$\frac{2^{SMOD}}{16} \times \frac{F_{OSC}}{12 \times (256 - TH1)}$
	定时器 / 计数器 2 溢出 <sup>[2]</sup>	$\frac{F_{OSC}}{32 \times (65536 - (RCAP2H, RCAP2L))}$ <sup>[3]</sup>	$\frac{F_{OSC}}{16 \times (65536 - (RCAP2H, RCAP2L))}$

[1] 定时器1 配置为自动装载模式 (Mode 2).

[2] 定时器2 配置为波特率发生器模式.

[3] (RCAP2H,RCAP2L) 公式为  $256 \times RCAP2H + RCAP2L$ .

表13-3 为使用定时器 1 做为波特率发生器. 在此模式下, 定时器 1 为自动装载 12T 模式 SMOD (PCON.7) 为 0. 表 13-4 为使用定时器 2 做为波特率发生器. 定时器2 运行于 12T 模式. 6T 模式下, 定时器1 和 定时器 2 溢出加倍.

表13-3. 定时器1 做为波特率发生器

TH1 重装载值	振荡器频率(MHz)				
	11.0592	14.7456	18.432	22.1184	36.864
波特率					
57600				FFh	
38400		FFh			
19200		FEh		FDh	FBh
9600	FDh	FCh	FBh	FAh	F6h
4800	FAh	F8h	F6h	F4h	ECh
2400	F4h	F0h	ECh	E8h	D8h
1200	E8h	E0h	D8h	D0h	B0h
300	A0h	80h	60h	40h	

表 13-4. 定时器2做为波特率发生器

RCAP2H, RCAP2L 重装载值	振荡器频率 (MHz)				
	11.0592	14.7456	18.432	22.1184	36.864
波特率					
115200	FFh, FDh	FFh, FCh	FFh, FBh	FFh, FAh	FFh, F6h
57600	FFh, FAh	FFh, F8h	FFh, F6h	FFh, F4h	FFh, ECh
38400	FFh, F7h	FFh, F4h	FFh, F1h	FFh, EEh	FFh, E2h
19200	FFh, EEh	FFh, E8h	FFh, E2h	FFh, DCh	FFh, C4h
9600	FFh, DCh	FFh, D0h	FFh, C4h	FFh, B8h	FFh, 88h
4800	FFh, B8h	FFh, A0h	FFh, 88h	FFh, 70h	FFh, 10h
2400	FFh, 70h	FFh, 40h	FFh, 10h	FEh, E0h	FEh, 20h
1200	FEh, E0h	FEh, 80h	FEh, 20h	FDh, C0h	FCh, 40h
300	FBh, 80h	FAh, 00h	F8h, 80h	F7h, 00h	F1h, 00h

### 13.6 多机通信

N78E366A 串口具有多机通信功能.利用模式2和模式3下的第九位数据, RI仅在接收的数据帧的地址符合本机地址或系统进行广播通信时置位。硬件所具有的特性, 免除了要软件进行地址识别的麻烦。

在多机通信模式下, 当第9位置1时, 发送的数据是地址帧。当主机想对从机发送数据块, 它首先发送从机的地址帧, 当从机在接收地址帧时, 他们的SM2位必须为高。这保证他们能在接收到地址帧时产生中断。自动地址识别功能保证只有在接收到的地址和本机地址符合时才产生中断。地址比较由硬件来完成。

被寻址的从设备将SM2位清零, 然后准备开始接收数据。SM2=0后, 每当接收到一个有效数据帧从机就会产生一个中断。未被寻址的从设备不会受到影响, 因为他们在等待自身地址的到来。在模式1中, 第九位是停止位, 1是有效的停止数据。如果SM2=1那么只有在接收到有效数据且自身被寻址后RI才会置1。

主机可以用从机地址来选择性的访问从机。可以用广播的方式来寻址所有的从机。从机的地址由SADDR和SADEN寄存器来定义, 从机地址是由SADDR设定的8位数据, 如果SADEN中相应的位置0则SADDR中对应的位就无效。只有当SADEN中的相应位为1, SADDR中的数据才有效。

1. 设定驱动(主或从)UART模式2或3.
2. 从机置SM2位为1.
3. 主机传输协议:
  - 开始位: 地址, 识别位, 从机 (9<sup>th</sup> bit = 1).
  - 下1位: 数据, (9<sup>th</sup> bit = 0).
4. 当目标从机接受到开始位, 所以从机将中断 因为 9<sup>th</sup> 数据为 1. 目标从机比较自身地址 并且清 SM2 位 接受下列数据. 其他从机继续运行.
5. 所有数据接受, 置 SM2 为 1 等待下一地址.

SM2 在模式 0 下无效, 模式 1 可用于检测有效的停止位.若 SM2 置 1, 接受中断将无法产生除非有效停止位已经接收.

## 14. 串行外围设备接口(SPI)控制器

### 14.1 概述

N78E366A系列 有支持高速串行通信的SPI模块. SPI 为全双工, 高速, 同步传输总线 在MCUs 外设之间 EEPROM, LCD 驱动, D/A 转换. 提供主机 从机模式, 速度可达  $F_{PERIPH}/16$  主机模式 和  $F_{PERIPH}/4$  从机模式, 传输2 完成 写 冲突标志位. 在多主机系统中, SPI 支持主机模式侦测 保护主机模式冲突.

## 14.2 功能描述




图 14-1. SPI 框图

表 14-1 表示 SPI 框图. 是SPI模块图表, 展示了SPI的体系结构。SPI寄存器板块是SPI模块的主要组成部分, 包括逻辑控制, 波特率控制和管脚逻辑控制, SPI 包括移位寄存器和读出数据缓冲器: 传送数据是单缓冲器, 接收数据是双缓冲器。在传送完成之前传送的数据不能写入移位装置..

四个管脚表示 SPI 界面 Master-In/Slave-Out (MISO), Master-Out/Slave-In (MOSI), Shift Clock (SPCLK), 和 Slave Select ( $\overline{SS}$ ).主机模式, 只有主机的SPI设备可以开始发送数据。对主机SPDR寄存器的写开始传送。在

SPCLK控制下在MOSI管脚传送数据。在从机设备锁住数据位之前主机将数据在MOSI上放置半个周期。在数据传输前和传输过程中从机 $\overline{SS}$ 必须保持低电平。

每路从机外设通过设定 从机选择脚 ( $\overline{SS}$ )。该信号脚需要保持低。当  $\overline{SS}$  为高,从机状态将被禁止.若为多从机模式,在同一时刻 需只有一个从机保持此模式,  $\overline{SS}$  脚只是普通 I/O. ,  $\overline{SS}$  可用于主机模式侦测功能.N78E366A 提供自动栓牢  $\overline{SS}$  在每字节传输。





图 14-2. SPI 多主机 从机通讯

图 14-2 表示 SPI 模块简图。总线通常为 3 信号线相连, MOSI ~ MOSI, MISO ~ MISO, 和 SPCLK ~ SPCLK. MCU1 和 MCU2 任意主 从机模式.  $\overline{SS}$  需配置为主机模式侦测功能 避免多主机冲突。



\*  $\overline{SS}$  configuration follows DISMODF and SSOE bits.

图 14-3. SPI 单主机 从机互连

图 14-3表示SPI 模块简图, 单主机 从机互连. 在传输时, 主机移位数经 从机MOSI 线. 同时, 主机移位数据经 主机 MOSI 线. 主 从机 移位寄存器可作为 16位 移位寄存器. 因此, 当数据由主机向 从机传输时,数据从机向 主机传输. 默认, SPI 数据先由 MSB 传输. LSBFE (SPCR.5) 位置位, SPI 数据移位LSB. 该位不影响MSB 和 LSB 数据寄存器.

### 14.3 SPI 控制寄存器

SPI 控制寄存器 (SPCR), SPI 状态寄存器 (SPSR), SPI 数据寄存器 (SPDR).

#### 外围设备串行控制寄存器

7	6	5	4	3	2	1	0
SSOE	SPIEN	LSBFE	MSTR	CPOL	CPHA	SPR1	SPR0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:F3H

复位后的值: 0000 0000b

位	名称	说明																				
7	SSOE	从机选择使能位. 0 = $\overline{SS}$ 作为普通 I/O. 1 = $\overline{SS}$ 选择外部从机驱动 自动拉低, 总线进入空闲模式时变高.																				
6	SPIEN	外围设备系统串行使能位. 0: SPI 系统禁止. 1: SPI 系统使能																				
5	LSBFE	LSB - 优先使能. 0: 传送最低位数据 1: 传送最高位数据																				
4	MSTR	主机模式选择位 习惯于接一个由开漏设备驱动的外部上拉电阻. 0:从机模式 1:主机模式																				
3	CPOL	时钟极性位. 0 = SPI 时钟 为低 idle 状态. 1 = SPI 时钟 为高 idle 状态.																				
2	CPHA	时钟相位位 时钟相位位, 和CPOL一起控制主机和从机之间的时钟数据关系, CPHA 位选择两个不同时中协议中的一个.																				
1	SPR1	SPI 波特率选择位.  <table border="1"> <thead> <tr> <th>SPR1</th> <th>SPR0</th> <th>Divider</th> <th>SPI clock rate</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>16</td> <td>1.25M bit/s</td> </tr> <tr> <td>0</td> <td>1</td> <td>32</td> <td>625k bit/s</td> </tr> <tr> <td>1</td> <td>0</td> <td>64</td> <td>312k bit/s</td> </tr> <tr> <td>1</td> <td>1</td> <td>128</td> <td>156k bit/s</td> </tr> </tbody> </table> $F_{PERIPH} = 20\text{MHz}$ .	SPR1	SPR0	Divider	SPI clock rate	0	0	16	1.25M bit/s	0	1	32	625k bit/s	1	0	64	312k bit/s	1	1	128	156k bit/s
SPR1	SPR0		Divider	SPI clock rate																		
0	0	16	1.25M bit/s																			
0	1	32	625k bit/s																			
1	0	64	312k bit/s																			
1	1	128	156k bit/s																			
0	SPR0																					



表 14-1. 从机选择脚配置

DISMODF	SSOE	主机模式 (MSTR = 1)	从机模式 (MSTR = 0)
0	x	$\overline{SS}$ 输入 模式侦测	$\overline{SS}$ 输入 从机选择
1	0	普通 I/O	
1	1	自动 $\overline{SS}$ 输出	

### SPSR – 串行外围设备状态寄存器

7	6	5	4	3	2	1	0
SPIF	WCOL	SPIOVF	MODF	DISMODF	-	-	-
r/w	r/w	r/w	r/w	r/w	-	-	-

地址位:F4H

复位后的值: 0000 0000b

位	名称	说明
7	SPIF	<b>SPI 中断完成标志:</b> 在这个设备和外部设备数据传送完成之后或者新的数据已经收到并且复制到SPDR中, SPIF置位。如果SPIF为高, 且ESPI置位, 将产生一个串行外围设备中断, SPIF由软件清零.
6	WCOL	<b>写冲突位:</b> WCOL位由软件清零 0: 无写冲突 1: 写冲突
5	SPIOVF	<b>SPI过载标志:</b> 当在先前收到的字符从SPDR读出前收到一个新的字符, SPIOVF置位。一旦该位置位, SPDR将不能接受新的数据。在写新的数据前必须将其清零。该位由软件清零。 0: 没有过载 1: 过载
4	MODF	<b>SPI 模式错误中断状态标志:</b> 由软件写零清除该位 0: 无模式故障 1: 模式故障
3	DISMODF	<b>从机数据寄存器选择</b> 查阅上面寄存器SPCR 中的表格.
2:0	-	保留.

### SPDR – 串行外围设备数据寄存器

7	6	5	4	3	2	1	0
SPDR[7:0]							
r/w							

地址位:F5H

复位后的值: 0000 0000b

位	名称	说明
7:0	SPDR[7:0]	当在串行总线上传送或接收数据时SPDR 用作.

## 14.4 运作模式

### 14.4.1 主机模式

SPI工作模式可以通过位MSTR配置为主机模式或从机模式，当MSTR=1选择主机模式，当MSTR=0选择从机模式。在主机模式，只有主机的SPI设备可以开始发送数据。对主机SPDR寄存器的写开始传送。在SPCLK控制下在MOSI管脚传送数据。在从机设备锁住数据位之前主机将数据在MOSI上放置半个周期。在数据传输前和传输过程中 $\overline{SS}$  必须保持低电平。

### 14.4.2 从机模式

当作为从机模式时，SPCLK管脚变为输入，它将被另外一个主机的SPI设备控制， $\overline{SS}$  管脚也变为输入，同样，在数据传输完成前保持低电平状态。如果 $\overline{SS}$  变为高电平，SPI将被迫进入闲置状态。如果 $\overline{SS}$  管脚在传输的过程被置高，那么传输将被取消，同时接受数据的缓存区也将进入闲置状态。

数据在MOSI管脚从主机向从机流动，在MISO管脚从从机向主机流动。当在串行总线上传送或接收数据时用SPDR，只有对该寄存器的写可以开始传送或接收一位，并且只发生在主机设备。在一个数据位传送完成之后，主机和从机的SPIF位都置位。

对SPDR的读实际上就是对缓冲器的读。为了防止缓冲器溢出和由于溢出导致的数据丢失，SPIF必须在数据第二次从移位寄存器向读缓冲器传送前清零。

## 14.5 时钟格式和数据传输

时钟极性控制位 CPOL 选择为高或是低对传送格式没有太大的影响。通过采样 SCK 边缘上奇数数据或偶数数据的数目，时钟相位控制位 CPHA 选择两种不同的传送协议中的一种，因此这两位可以选择 SPI 系统的 4 种不同的时钟形式。

主机 SPI 设备和正在通信的从机设备的时钟的极性和相位必须保持一致。

当 CPHA=0。 $\overline{SS}$  线在每个连续的串行字节之间必须取消和重新确定。当 $\overline{SS}$  为低时如果从机向 SPI 数据寄存器 SPDR 写数据，结果会是写冲突错误。当 CPHA=1， $\overline{SS}$  在连续传输之间保持低电平。

当 CPHA = 0，数据是 SPCLK 第一个边缘上采样的样品，当 CPHA=1 时，数据是 SPCLK 第二个边缘上采样的样品。在改变 CPOL 设置之前，SPE 必须首先禁止。




图 14-4. SPI 时钟格式




图 14-5. SPI 时钟和数据格式 CPHA = 0




图 14-6. SPI 时钟和数据格式 CPHA = 1

## 14.6 从机选择脚配置

N78E366A SPI 提供可选择的  $\overline{SS}$  用于不同系统. 在主机设备能够和从机设备交换数据之前, 从机选择 ( $\overline{SS}$ ) 输入设备必须确定.  $\overline{SS}$  有三种不同功能 设定DISMODF (SPSR.3)和 SSOE (SPCR.7).默认状态下DISMODF=0.在数据传输前和数据传输中必须保持低电平. 主机  $\overline{SS}$  必须保持高电平. 无论外围串行设备是否工作, 其他三个管脚都用于SPI. SSOE= 1 从选择信号自动产生 选择从机 模式. .SSOE= 0 DISMODF = 1,  $\overline{SS}$  不应用于 SPI 做为 普通I/O 口.

## 14.7 侦测模式

侦测模式应用于超过一路的 SPI 设备竞争为主机.包括数据竞争, 侦测模式下 一旦发现  $\overline{SS}$  拉低. 预示 SPI 设备有地址的从机向主机竞争. MSTR 和 SPIEN 控制位 清除硬件禁止SPI, 模式侦测标志位MODF (SPSR.4) ESPI (EIE .0) 和 EA 使能 将产生中断

## 14.8 写冲突检测

写冲突检测显示当正在进行一次传送时, 设备正在试图写数据到SPDR。SPDR在传送方不是双缓冲器, 对 SPDR的写被直接写进SPI移位寄存器, 如果这种写在转移过程中被误用, 将发生一个写冲突错误(WCOL将被置位)。如果转移连续稳定没有受到干扰, 那么导致错误的写数据是没有写进移位装置。一次写冲突通常是一个从机错误, 原因是当主机开始一次传送时主机知道传送正在进行, 所以主机没有理由产生写冲突错误, 尽管SPI逻辑可以在主机和从机之间进行写冲突检测。WCOL标志用软件清除。

## 14.9 过载侦测

为了接收数据, SPI 具有双数据缓冲接收. 接受到的数据传输到数据 缓冲区, 移位接收 第 2 位连续 位. 接收到的数据需 从 SPDR 中读取 在下一数据完成移位之前. 只要 从数据寄存器中读取 出 第一位 并且在下一数据完成传输之前, 将不产生过载状态. 在此条件下, 第 2 位数据将不能写入数据寄存器 之前的数据将继续保留. 一旦过载发生, SPIOVF (SPSR.5) 由硬件置位. 并产生中断请求. 下图表示数据接收和过载侦测的关系。




图 14-7. SPI 过载波形

## 14.10 SPI 中断

三个 SPI 状态标志位, SPIF, MODF, SPIOVF, 可触发 SPI 中断请求. 在主机模式时(SSOE=DRSS= 0), 如果 $\overline{SS}$  侦测到低电平模式故障将被设置。当侦测到模式故障, 硬件将会清除MSTR位和SPE位, 在此期间如果ESPI=1 将产生中断请求。




图 14-8. SPI 中断请求

## 15. 脉宽调制 (PWM)

N78E366A中有5个PWM输出通道，用以输出周期及占空比可调的脉冲波形，PWM0~4, P1.3~P1.7. 一个8位分频器PWMP设置重复频率，同时它也是计数器的时钟。所有PWM通道都共用同一个分频器和计数器。PWM通道的占空比有寄存器设定，PWM0, PWM1, PWM2, PWM3, 和 PWM4. 位计数器的值，与PWM0-PWM4寄存器的值进行比较。如果这些寄存器的值大于计数器的值，相应的输出就为高。如果这些寄存器的值等于或小于计数器的值，相应的输出就为低。设定 ENPWMx (PWMCON0[0,1,4,5] 和 PWMCON1.0) 使能和禁止 PWM 通道。PWMxOM (PWMCON0[2,3,6,7] 和 PWMCON1.2) 需置位 输出内部 PWM 信号到相应管脚。不设定PWMxOM, P1.3~P1.7将作为普通 I/O来使用。

### PWMCON0 – PWM 控制 0

7	6	5	4	3	2	1	0
PWM3OE	PWM2OE	PWM3EN	PWM2EN	PWM1OE	PWM0OE	PWM1EN	PWM0EN
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:DCH

复位后的值: 0000 0000b

位	名称	说明
7	PWM3OE	<b>PWM3 输出使能</b> 0 = P1.6 作为普通I/O. 1 = P1.6作为PWM3 输出
6	PWM2OE	<b>PWM2输出使能</b> 0 = P1.5作为普通I/O. 1 = P1.5作为PWM2 输出.
5	PWM3EN	<b>PWM3使能</b> 0 = PWM3禁止. 1 = PWM3使能.
4	PWM2EN	<b>PWM2使能.</b> 0 = PWM2禁止. 1 = PWM2使能.
3	PWM1OE	<b>PWM1输出使能.</b> 0 = P1.4作为普通I/O. 1 = P1.4作为PWM1 输出.
2	PWM0OE	<b>PWM0输出使能.</b> 0 = P1.3作为普通I/O. 1 = P1.3 作为PWM0 输出.
1	PWM1EN	<b>PWM1使能.</b> 0 = PWM1禁止. 1 = PWM1使能.

位	名称	说明
0	PWM0EN	<b>PWM0使能.</b> 0 = PWM0 禁止 1 = PWM0 使能

**PWMCON1 – PWM 控制 1**

7	6	5	4	3	2	1	0
-	-	-	-	-	PWM4OE	-	PWM4EN
-	-	-	-	-	r/w	-	r/w

地址位:CEH

复位后的值: 0000 0000b

位	名称	说明
7:3	-	保留.
2	PWM4OE	<b>PWM4输出使能.</b> 0 = P1.7作为普通I/O. 1 = P1.7 作为PWM0 输出.
1	-	保留.
0	PWM4EN	<b>PWM4使能.</b> 0 = PWM4 禁止 1 = PWM4 使能

**PWMP – PWM Period**

7	6	5	4	3	2	1	0
PWMP[7:0]							
r/w							

地址位:D9H

复位后的值: 0000 0000b

位	名称	说明
7:0	PWMP[7:0]	<b>PWM 周期.</b> PWM 输出周期PWM0~PWM4.

**PWM0 – PWM0占空比**

7	6	5	4	3	2	1	0
PWM0[7:0]							
r/w							

地址位:DAH

复位后的值: 0000 0000b

位	名称	说明
7:0	PWM0[7:0]	<b>PWM0 占空比</b> 该位表示PWM0 占空比



## PWM1 – PWM1占空比

7	6	5	4	3	2	1	0
PWM1[7:0]							
r/w							

地址位:DBH

复位后的值: 0000 0000b

位	名称	说明
7:0	PWM1[7:0]	<b>PWM1 占空比</b> 该位表示PWM1 占空比

## PWM2 – PWM2占空比

7	6	5	4	3	2	1	0
PWM2[7:0]							
r/w							

地址位:DDH

复位后的值: 0000 0000b

位	名称	说明
7:0	PWM2[7:0]	<b>PWM2 占空比</b> 该位表示PWM2 占空比.

## PWM3 – PWM3占空比

7	6	5	4	3	2	1	0
PWM3[7:0]							
r/w							

地址位:DEH

复位后的值: 0000 0000b

位	名称	说明
7:0	PWM3[7:0]	<b>PWM3 占空比</b> 该位表示PWM3 占空比.

## PWM4 – PWM4占空比

7	6	5	4	3	2	1	0
PWM4[7:0]							
r/w							

地址位:DFH

复位后的值: 0000 0000b

位	名称	说明
7:0	PWM4[7:0]	<b>PWM4 占空比</b> 该位表示PWM4占空比.

$$F_{\text{PWM}} = \frac{F_{\text{PERIPH}}}{(\text{PWMP} + 1) \times 256}, \text{分频器} = \text{PWM} + 1.$$

$$\text{PWM 高占空比PWMx} = \frac{\text{PWMx}}{255}$$

频率范围为122Hz ~31.25kHz ( $F_{\text{PERIPH}} = 16\text{MHz}$ ). 填充 PWMx 寄存器为00H ~FFH, PWM 将输出恒定的高低占空比.

当比较寄存器PWMx 装入新的数值, 输出将更新.并不需等到当前的计数周期结束.




图 15-1. PWM Function Block

PWM 编程范例,

```

MOV    PWMP,#128                ;determine PWM period
MOV    PWM0,#0H                 ;duty = 0%
MOV    PWM1,#40H                ;duty = 25%
MOV    PWM2,#80H                ;duty = 50%
MOV    PWM3,#0C0H               ;duty = 75%
MOV    PWM4,#0FFH               ;duty = 100%
ORL    PWMCON0,#00110011b       ;enable PWM0~3
ORL    PWMCON1,#00000001b       ;enable PWM4
ORL    PWMCON0,#11001100b       ;output enable PWM0~3
ORL    PWMCON1,#00000100b       ;output enable PWM4

```

## 16. 时控访问保护

N78E366A有许多新的功能，如看门狗定时器，片上ROM 大小调整，等待状态控制信号，上电/掉电复位标志，这些对系统的正常运行来说非常的重要。如果不加以保护，无关代码可能会改写看门狗定时器的相应位，而使系统工作不正常或失控。为了保护这些位，N78E366A提供了一种保护机制，来控制对SFRs 这些位的写操作。这种保护是通过时控访问来实现。

### TA -时控访问

7	6	5	4	3	2	1	0
TA[7:0]							
W							

地址位:C7H

复位后的值: 0000 0000b

位	名称	说明
7:0	TA[7:0]	时控访问寄存器用于控制对保护位的访问。要访问被保护的位，用户首先要向TA寄存器写入AAH，然后立即再写入55H，之后系统将提供3个机器周期的时间以供用户访问被保护的位。该寄存器用于保护一些会影响系统正常运行的关键寄存器，防止代码误写这些寄存器。

对被保护的位的访问是受时间限制的。要对他进行写操作，那么时控窗口必须打开，否则写操作无效。当条件满足时，时控窗口开放3个机器周期。在3个机器周期过后，时控窗口自动关闭。要打开时控窗口，必须先向TA寄存器写入AAH，再写入55H。TA寄存器的地址是C7H，下面列出对时控寄存器进行访问的推荐代码。当软件向TA写入AAh后，计数器开始计数，计数器会等待3个机器周期来接受55h;如果在3个机器周期内接收到了55h,那么时控窗口被打开。时控窗口开放3个机器周期，期间用户可以对被保护的位进行读写。一旦时控窗口关闭，那么要重复上述过程来访问被保护的位。

```
MOV TA, #0AAH
MOV TA, #55H
```

时控访问的例子.

例1,

```
MOV TA,#0AAH           ;2 machine-cycles.
MOV TA,#55H            ;2 machine-cycles.
ORL  CHPCON,#data     ;2 machine-cycles.
```

例2,

```
MOV TA,#0AAH           ;2 machine-cycles.
MOV TA,#55H            ;2 machine-cycles.
NOP                     ;1 machine-cycle.
NOP                     ;1 machine-cycle.
ANL  ISPTRG,#data     ;2 machine-cycles.
```



例3,

```
MOV    TA,#0AAH           ;2 machine-cycles.
NOP                    ;1 machine-cycle.
MOV    TA,#55H           ;2 machine-cycles.
MOV    WDCON,#data1      ;2 machine-cycles.
ORL    PMC,#data2        ;2 machine-cycles.
```

例4,

```
MOV    TA,#0AAH           ;2 machine-cycles.
NOP                    ;1 machine-cycle.
NOP                    ;1 machine-cycle.
MOV    TA,#55H           ;2 machine-cycles.
ANL    WDCON,#data       ;2 machine-cycles.
```

在前2个例子中，对被保护位的写是在3个机器周期以内完成的。例3中对保护位的写操作是在时控窗口关闭后进行的，此时不会对被保护的位产生效果。例4中是在第4个机器周期对被保护位进行写操作，因此写操作根本无效。

N78E366A, 受到 TA 保护的位 SFRs 包括 CHPCON (9FH), ISPTRG (A4H), PMC (ACH), IRCCAL (97H), and WDCON (AAH).

## 17. 中断系统

N78E366A 系列具有4级 11 中断元. 每个中断源都有相应的优先级设置位, 标志位中断向量及使能位。另外系统可以关闭或打开所有中断. 下表N78E366A 中断向量. 向量地址并没有进行一致分配, 这是为了能够满足将来系统扩展的需要。程序会在向量入口处执行, 直到遇到RET指令. RET指令的执行效果与RETI指令一样, 但它不会通知中断系统, 中断处理已经完成, 处理器会认为系统仍在进行中断服务程序。

图 17-1. N78E366A 中断向量

中断源	向量地址	中断源	向量地址
外部中断 0	0003H	定时器0溢出	000BH
外部中断 1	0013H	定时器1溢出	001BH
串行口	0023H	定时器2溢出	002BH
外部中断 2	0033H	外部中断 3	003BH
SPI 中断	0043H	掉电唤醒中断	004BH
欠压中断	0053H		

中断相关寄存器如下.

### IE – 中断使能 (位询址)

7	6	5	4	3	2	1	0
EA	-	ET2	ES	ET1	EX1	ET0	EX0
r/w	-	r/w	r/w	r/w	r/w	r/w	r/w

地址位:A8H

复位后的值: 0000 0000b

位	名称	说明
7	EA	中断总控制位。使能/关闭所有中断。
6	-	保留。
5	ET2	使能定时器2 中断。
4	ES	使能串口 中断。
3	ET1	使能定时器1中断。
2	EX1	使能外部中断1 $\overline{INT1}$ (P3.3)。
1	ET0	使能定时器0中断。
0	EX0	使能外部中断0 $\overline{INT0}$ (P3.2)。

## EIE – 扩展中断使能

7	6	5	4	3	2	1	0
-	-	-	-	-	EBOD	EPDT	ESPI
-	-	-	-	-	r/w	r/w	r/w

地址位:BDH

复位后的值: 0000 0000b

位	名称	说明
7:3	-	保留.
2	EBOD	使能欠压中断.
1	EPDT	使能掉电唤醒中断.
0	ESPI	使能 SPI 中断

IP – 中断优先权 (位询址)<sup>[1]</sup>

7	6	5	4	3	2	1	0
-	-	PT2	PS	PT1	PX1	PT0	PX0
-	-	r/w	r/w	r/w	r/w	r/w	r/w

地址位:B8H

复位后的值: 0000 0000b

位	名称	说明
7:6	-	保留.
5	PT2	将定时器2中断设为低优先级.
4	PS	将串行口0设为低优先级.
3	PT1	将定时器1中断设为低优先级.
2	PX1	将外部中断1设为低优先级
1	PT0	将定时器0中断设为低优先级
0	PX0	将外部中断1设为低优先级.

## IPH – 中断高优先权

7	6	5	4	3	2	1	0
PX3H <sup>[1]</sup>	PX2H <sup>[1]</sup>	PT2H <sup>[2]</sup>	PSH <sup>[2]</sup>	PT1H <sup>[2]</sup>	PX1H <sup>[2]</sup>	PT0H <sup>[2]</sup>	PX0H <sup>[2]</sup>
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:BAH

复位后的值: 0000 0000b

位	名称	说明
7	PX3H	外部中断 3 高优先.
6	PX2H	外部中断 2 高优先.
5	PT2H	定时器 2 高优先.
4	PSH	串口高优先.
3	PT1H	定时器 1 高优先
2	PX1H	外部中断 1 高优先.

位	名称	说明
1	PT0H	定时器 0 高优先.
0	PX0H	外部中断 0 高优先.

### EIP – 扩展中断优先权

7	6	5	4	3	2	1	0
-	-	-	-	-	PBOD	PPDT	PSPI
-	-	-	-	-	r/w	r/w	r/w

地址位:BCH

复位后的值: 0000 0000b

位	名称	说明
7:3	-	保留.
2	PBOD	欠压中断 低优先
1	PPDT	掉电唤醒 低优先
0	PSPI	SPI 中断 低优先

### EIPH – 扩展中断高优先权

7	6	5	4	3	2	1	0
-	-	-	-	-	PBODH	PPDTH	PSPIH
-	-	-	-	-	r/w	r/w	r/w

地址位:BBH

复位后的值: 0000 0000b

位	名称	说明
7:3	-	保留.
2	PBODH	欠压中断高优先
1	PPDTH	掉电唤醒高优先
0	PSPIH	SPI 中断高优先

### TCON – 定时器 0和 1 控制 (位询址)

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:88H

复位后的值: 0000 0000b

位	名称	说明
3	IE1	外部中断1标志; 当 $\overline{INT1}$ 上出现电平跳变时由硬件置1; 若被设置为下沿触发并导致中断转跳的话, 会自动清除为0, 否则完全根据外部中断

位	名称	说明
2	IT1	外部中断1触发方式控制; 1: 高电平边沿触发; 0: 低电平触发.
1	IE0	外部中断0标志; 当 $\overline{INT0}$ 上出现电平跳变时由硬件置1; 若被设置为下沿触发并导致中断转跳的话, 会自动清除为0, 否则完全根据外部中断.
0	IT0	外部中断0触发方式控制; 1: 高电平边沿触发; 0: 低电平触发

## XICON – 外部中断控制 (位询址)

7	6	5	4	3	2	1	0
PX3 <sup>[1]</sup>	EX3	IE3	IT3	PX2 <sup>[1]</sup>	EX2	IE2	IT2
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:COH

复位后的值: 0000 0000b

位	名称	说明
7	PX3	外部中断3 低优先.
6	EX3	使能外部中断 3
5	IE3	外部中断3标志 当 $\overline{INT3}$ 上出现电平跳变时由硬件置1; 若被设置为下沿触发中断, 进入中断服务程序IE1会自动清除为0.
4	IT3	外部中断3触发方式控制. 1: 高电平边沿触发; 0: 低电平触发
3	PX2	外部中断2 低优先.
2	EX2	使能外部中断 2
1	IE2	外部中断2标志 当 $\overline{INT2}$ 上出现电平跳变时由硬件置1; 若被设置为下沿触发中断, 进入中断服务程序IE1会自动清除为0.
0	IT2	外部中断 2 触发方式控制. 1: 高电平边沿触发; 0: 低电平触发



外部中断  $\overline{\text{INT0}}$  和  $\overline{\text{INT1}}$  按照 IT0 (TCON.0) 和 IT1 (TCON.2) 的设置可以是边沿触发或是电平触发。TCON中的 IE0和IE1 位是外部中断的标志位，检测这2位的状况可以知道是否产生了外部中断。在边沿触发模式中，系统在每个机器周期都要采样INTx脚。如果在一个周期里采样到高电平在下一个周期里采样到低电平，那么系统就检测到了一个高电平到低电平的跳变，此时相应的E0和IE1位置位，同时向系统申请中断服务。由于系统在每个机器周期都要对外部中断进行采样，因此外部中断输入脚上的高电平或低电平至少要维持一个机器周期。当系统响应中断执行中断服务程序时，E0和IE1位被自动清除。如果选择电平触发方式，那么中断请求源的低电平信号必须保持到系统响应该中断。在进入中断服务程序时，E0和IE1位不会被硬件清零。如果外部中断输入脚上的电平在中断服务程序完成后依然保持，系统会立即识别该中断再次进入同样的中断服务程序，N78E366A (PLCC-44, PQFP-44, 和LQFP-48)提供  $\overline{\text{INT2}}$  和  $\overline{\text{INT3}}$ ，注意外部中断  $\overline{\text{INT2}}$  到  $\overline{\text{INT3}}$  只能是边沿触发。默认条件下，外部中断  $\overline{\text{INT2}}$  和  $\overline{\text{INT3}}$  对应的标志位必须由软件来清除。

当TF0、TF1 标志位置位时会产生定时器0 和定时器1 中断。当定时器溢出时这些标志位会置位。当执行定时器中断服务程序时，这些标志位会被硬件自动清零。定时器2 中断的产生取决与TF2 和EXF2的逻辑或。当定时器2 溢出或是遇到捕捉/重装事件时这些标志位会置位。当系统执行定时器2 中断服务程序时，这些标志位不会被硬件清除。软件应当解析定时器2中断的类型并清除相应的标志位。

串行口会在接收和发送数据时产生中断，串行口中断源是SCON中的RI和TI，这些位不会被硬件自动清零，用户必须用软件来将这些位清零。

掉电唤醒中断 可用看做特殊的定时器。掉电唤醒中断标志为 PDTF (PDCON.5) 设定。EPDT (EIE.1) 设定，将产生中断请求。

使能欠压中断，可引起 BOF (PMC.3)有效。BORST (PMC.4) = 0 和 EBOD (EIE.2) =1 将引起中断。

在完成和外部设备数据传输后，SPI中断标志位SPIF置位，如果SPI中断打开，将产生串行中断，SPIF标志由软件写入0清除，MODF和SPIOVF也能产生中断，他们和SPIF使用相同的地址。

所有产生中断的位可以由软件来置位和清零，因此可以由软件来引发相应的中断。各个中断可由IE中的相应位来打开或关闭，IE中还有EA位来控制除PFI外所有中断的打开或关闭。

## 17.1 优先级结构

对中断来说，系统为其提供4种优先级：最高，高，低，最低。可以单独的将中断源设置为高低优先级，很自然较低的中断源不能中断较高的中断源。但是系统中存在一个预定义的中断处理顺序结构，用于处理同时产生且优先级又相同的中断。表 17-3 表示中断源, 标志位, 向量地址, 使能位, 优先位, 掉电唤醒中断见 19.2章。

表 17-2. 中断优先级

中断优先级控制位		中断优先级
IPH / EIPH	IP / EIP / XICON[7,3]	
0	0	级别 0 (最低)
0	1	级别 1
1	0	级别 2
1	1	级别 3 (最高)

表 17-3. 中断源和向量地址

中断源	向量地址	标志位	使能位	仲裁序列	优先控制位	唤醒掉电
外部中断 0	0003H	IE0 <sup>[1]</sup>	EX0	1	PX0, PX0H	Yes
定时器0 溢出	000BH	TF0 <sup>[2]</sup>	ET0	2	PT0, PT0H	No
外部中断 1	0013H	IE1 <sup>[1]</sup>	EX1	3	PX1, PX1H	Yes
定时器1 溢出	001BH	TF1 <sup>[2]</sup>	ET1	4	PT1, PT1H	No
Serial 端口(UART)	0023H	RI + TI	ES	5	PS, PSH	No
定时器2 溢出	002BH	TF2 <sup>[2]</sup> + EXF2	ET2	6	PT2, PT2H	No
外部中断 2	0033H	IE2 <sup>[1]</sup>	EX2	7	PX2, PX2H	Yes
外部中断 3	003BH	IE3 <sup>[1]</sup>	EX3	8	PX3, PX3H	Yes
SPI 中断	0043H	SPIF (SPSR.7) + MODF (SPSR.4) + SPIOVF (SPSR.5)	ESPI (EIE.0)	9	PSPI (EIP.0), PSPIH (EIPH.0)	No
掉电唤醒中断	004BH	PDTF (PDCON.5)	EPDT (EIE.1)	10	PPDT (EIP.1), PPDTH (EIPH.1)	Yes
欠压中断	0053H	BOF (PMC.3)	EBOD (EIE.2)	11	PBOD (EIP.2), PBODH (EIPH.2)	Yes

[1] 外部中断脚设定为边缘触发 (ITx = 1), IEx 将自动清除当 (ISR) 执行. 水平触发(ITx = 0), IEx 受制于相应管脚.

[2] TF0 和 TF1 将自动清除 当 (ISR) 执行.

处理器响应一个有效的中断是通过执行一个LCALL 指令将程序转移到中断入口地址。引起中断的中断标志可能被清除也有可能不被清除，每个机器周期都检测中断标志和中断优先权。如果满足特定条件硬件将执行内部产生的LCALL 指令，目标地址是中断向量地址。产生LCALL的条件是：

1. 较低优先级的中断不会打断同等优先级的中断和较高优先级的中断服务程序
2. 在正在执行指令的最后一个周期检测中断标志
3. 正在执行的指令不包括写寄存器的指令并且不是RETI

如果上述的任何一个条件不满足，LCALL 就不会发生。在每一个指令周期都会检测中断标志。如果上述条件有一个不满足，虽然标志位置'1'，也不能响应中断。当所有的条件都满足了，中断标志已经消失，该中断也不能再被回应。

处理器响应一个有效的中断是通过执行一个LCALL 指令将程序转移到中断入口地址。引起中断的中断标志可能被清除也有可能不被清除。当进入中断服务程序定时，器中断的TF0、TF1标志会被硬件清除。外部中断INT0和INT1只有在它们的触发条件发生时他们的标志被清除。串行中断标志不能由硬件清除。看门狗定时器中断标志WDIF必须有软件清除。硬件执行一个长调指令。该指令保存程序计数器的内容到堆栈，但是不保存程序状态字PSW。当中断发生时PC被装入中断向量地址。

## 17.2 中断响应

每一个中断源的响应时间取决于几个方面，如中断自身特点和指令的执行。外部中断  $\overline{INT0}$  和  $\overline{INT1}$  在机器周期的S5P2 采样并且他们相应的中断标志IE0 或 IE1自动的置位或清除。如果有1个中断请求满足3个条件，硬件将自动产生 长跳转指令，该指令需要2个机器周期。这样从中断标志置位到执行中断服务程序最少只需要3个机器周期。

很长的响应时间应该可以预知的如果三个条件有一个不满足，如果有较高或同等优先级的中断正在执行中断服务程序。很明显中断等待时间正在执行的中断服务程序的长短。如果检测机器周期正在执行指令，需等待指令执行完毕。2 个机器周期完成 IE, EIE, IP, IPH, EIP, 或 EIPH, 4个机器周期完成 MUL 或 DIV 2 个机器周期完成 LCALL 到 中断向量地址。

所有在单中断系统 产生中断请求 通常需要 3 个机器周期~ 9 个机器周期。

## 18. ISP (在系统编程)

内部程序存储器支持 在系统编程功能(ISP). N78E366A 支持 ISP 模式 允许通过软件模式更新程序. 在需要不断更新应用程序的场合, ISP功能使这种工作变得简单而高效。在某些应用场合, ISP功能使得用户不用打开机盒就能方便的进行固件升级.通常状况下 ISP 可通过 UART 执行 LDROM, LDROM 中驱动可更新 APROM 通过 ISP. Nuvoton 提供 ISP 驱动, USB ISP 烧写器和应用说明.可参考 Nuvoton 8-bit Microcontroller 网站 .

### 18.1 ISP 程序

不同于 RAM's 复写操作,更新存储器数据需要较长时间. 因此, 需要复杂的时序控制擦, 写, 读数据. N78E366A t. 使能 ISP 设定 ISPEN (CHPCON.0), 16-bit 地址 ISPAH ISPAL, 数据 ISPF D ISPCN. ISP 开始设定 ISPGO (ISPTRG.0). ISPTRG 为 TA 保护. CPU 保持编程数据 和 内嵌 ISP 控制电压和时序. ISP 完成后, 编程计数器 继续运行其它指令. ISPGO 将自动清除. 用户可重复下次 ISP. 用户可实现擦, 写, 读数据 通过软件.

#### CHPCON – 芯片控制 (TA 保护)

7	6	5	4	3	2	1	0
SWRST	ISPF	LDUEN	XRAMEN	-	-	BS	ISPEN
w	r/w	r/w	r/w	-	-	r/w	r/w

地址位:9FH

复位后的值: 见表 6-2. [N78E366A SFR](#)

位	名称	说明
6	ISPF	<b>ISP 侦测标志位.</b> 硬件置位: 1. 出现的条件, (a)擦 写 APROM 当 APROM 运行. (b)擦 写 LDROM 当 APROM 运行 LDUEN = 0. (c)擦 写 配置位 当 APROM 运行. (d)擦 写 LDROM 当 LDROM 运行. (e) 访问溢出. 2. ISP 运行 从内部程序存储区到外部存储区. 该位由软件清除.
5	LDUEN	<b>更新 LDROM 使能.</b> 0 = LDROM 禁止擦写 当 APROM 运行. LDROM 只读. 1 = LDROM 允许访问 当 APROM 运行.
0	ISPEN	<b>ISP 使能.</b> 0 = 使能 ISP. 1 = 禁止 ISP.

## ISPCN – ISP 控制

7	6	5	4	3	2	1	0
ISPA.17	ISPA.16	FOEN	FCEN	FCTRL.3	FCTRL.2	FCTRL.1	FCTRL.0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

地址位:AFH

复位后的值: 0000 0000b

位	名称	说明
7:6	ISPA[17:16]	ISP 控制.
5	FOEN	
4	FCEN	
3:0	FCTRL[3:0]	

## ISPAH – ISP 地址高字节

7	6	5	4	3	2	1	0
ISPA[15:8]							
r/w							

地址位:A7H

复位后的值: 0000 0000b

位	名称	说明
7:0	ISPA[15:8]	ISP 地址高字节.

## ISPAL – ISP 地址低字节

7	6	5	4	3	2	1	0
ISPA[7:0]							
r/w							

地址位:A6H

复位后的值: 0000 0000b

位	名称	说明
7:0	ISPA[7:0]	ISP 地址低字节.

## ISPFDD – ISP Flash 数据

7	6	5	4	3	2	1	0
ISPFDD[7:0]							
r/w							

地址位:AEH

复位后的值: 0000 0000b

位	名称	说明
7:0	ISPFDD[7:0]	ISP 数据

## ISPTRG – ISP 触发位(TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	ISPGO
-	-	-	-	-	-	-	w

地址位:A4H

复位后的值: 0000 0000b

位	名称	说明
0	ISPGO	ISP 开始.

## 18.2 ISP 指令

N78E366A 支持 ISP 更新 APROM 或 LDROM. ISP 功能受 ISP 控制寄存器 ISPCN 控制.

表 18-1. ISP 模式和指令代码

ISP Mode	ISPCN				ISPAH, ISPAL ISPA[15:0]	ISPF7[7:0]
	ISPA.17, ISPA.16	FOEN	FCEN	FCTRL[3:0]		
等待	X, X <sup>[1]</sup>	1	1	X	X	X
APROM 擦除	0, 0	1	0	0010	Address in <sup>[2]</sup>	X
LDROM 擦除	0, 1	1	0	0010	Address in <sup>[2]</sup>	X
APROM 编程	0, 0	1	0	0001	Address in	Data in
LDROM 编程	0, 1	1	0	0001	Address in	Data in
APROM 读	0, 0	0	0	0000	Address in	Data out
LDROM 读	0, 1	0	0	0000	Address in	Data out
配置位擦除	1, 1	1	0	0010	00XXH	X
配置位 写	1, 1	1	0	0001	配置位 0: 0000H 配置位 2: 0002H 配置位 3: 0003H	Data in
配置位 读	1, 1	0	0	0000	配置位 0: 0000H 配置位 2: 0002H 配置位 3: 0003H	Data out

## 18.3 ISP 使用指南

- (1) 无 ISP 需求时, 用户需清 ISPEN (CHPCON.0) 为 0. ISP 需求内部 22.1184MHZ RC.选择外部时钟, 禁止 ISP 停止 22.1184MHz RC节省电源.
- (2) 装载 ISP 程序, 从内部到 外部存储器 中运行, ISP 将无法工作 并且设定ISPF 确保数据安全.
- (3) 配置位 可通过 ISP 访问 当执行 LDROM. 配置位 CBS 位 复位后 有效.
- (4) 使能 LOCK 位 (配置位0.1), ISP 读, 写, 擦 有效.
- (5) ISP 工作  $V_{DD}$  2.7V ~ 5.5V.
- (6) APROM 和 LDROM 可通过 ISP 读.

**用户采用 ISP 编程, 需擦除和写 配置位 位 保证数据安全.**

## 18.4 ISP 示例代码

```

*****
;
; This code illustrates how to do APROM and 配置位 ISP from LDROM.
; APROM are re-programmed by the code to output P1 as 55h and P2 as aah.
; The 配置位3 is also updated to 6T mode.
; The user should put this code in LDROM and boot from LDROM.
*****
PAGE_ERASE_AP EQU 00100010b
BYTE_PROGRAM_AP EQU 00100001b
BYTE_READ_AP EQU 00000000b
BYTE_READ_配置位 EQU 11000000b
BYTE_PROGRAM_配置位 EQU 11100001b
ALL_ERASE_配置位 EQU 11100010b

ORG 0000h

CALL Enable_ISP
CALL Erase_AP ;Erase AP data
CALL Erase_AP_Verify ;Verify Erase AP data
CALL Program_AP ;Programming AP data
CALL Program_AP_Verify ;Verify Programmed AP data
CALL Read_配置位 ;Read back 配置位3
CALL Erase_配置位 ;Erase 配置位 字节
CALL Program_配置位 ;Programming 配置位3 with new data
CALL Program_配置位_Verify ;Verify Programmed 配置位3
CALL Disable_ISP
MOV TA,#0AAh ;TA protection.
MOV TA,#55h ;
ANL CHPCON,#0FDh ;BS = 0, reset to APROM.
MOV TA,#0AAh

```



```

MOV    TA,#55h
ORL    CHPCON,#80h                ;Software reset

SJMP   $
;*****
;
;           ISP Function
;*****
Enable_ISP:
MOV    TA,#0AAh                    ;CHPCON is TA 保护.
MOV    TA,#55h
ORL    CHPCON,#00000001b           ;ISPEN = 1, enable ISP mode.
RET

Disable_ISP:
MOV    TA,#0AAh                    ;CHPCON is TA 保护.
MOV    TA,#55h
ANL    CHPCON,#11111110b           ;ISPEN = 0, disable ISP mode.
RET

Trigger_ISP:
MOV    TA,#0AAh
MOV    TA,#55h
ORL    ISPTRG,#00000001b           ;write '1' to ISPGO to
;trigger ISP process.
RET
;*****
;
;           ISP AP Function
;*****
Erase_AP:
MOV    ISPCN,#PAGE_ERASE_AP
MOV    ISPAL,#00h
MOV    R0,#00h

Erase_AP_Loop:
MOV    ISPAH,R0
CALL   Trigger_ISP
INC    R0
CJNE   R0,#0,Erase_AP_Loop
RET

Erase_AP_Verify:
MOV    ISPCN,#BYTE_READ_AP
MOV    ISPAH,#00h
MOV    ISPAL,#00h

Erase_AP_Verify_Loop:
MOV    ISPF0,#00h                    ;Clear ISPF0 Data
CALL   Trigger_ISP
MOV    A,ISPF0
CJNE   A,#0FFh,Erase_AP_Verify_Error
INC    ISPAL
MOV    A,ISPAL
CJNE   A,#0,Erase_AP_Verify_Loop
INC    ISPAH
MOV    A,ISPAH
CJNE   A,#0,Erase_AP_Verify_Loop
RET

Erase_AP_Verify_Error:
CALL   Disable_ISP
mov    P0,#00h
SJMP   $

Program_AP:
MOV    ISPCN,#BYTE_PROGRAM_AP
MOV    ISPAH,#00h
MOV    ISPAL,#00h

```



```

MOV    DPTR,#AP_code
Program_AP_Loop:
MOV    A,#0
MOVC  A,@A+DPTR
MOV    ISPFDA,A
CALL  Trigger_ISP
INC    DPTR
INC    ISPAL
MOV    A,ISPAL
CJNE  A,#8,Program_AP_Loop
RET

Program_AP_Verify:
MOV    ISPCN,#BYTE_READ_AP
MOV    ISPAH,#00h
MOV    ISPAL,#00h
MOV    DPTR,#AP_code
Program_AP_Verify_Loop:
MOV    ISPFDA,#00h                ;Clear ISPFDA Data
CALL  Trigger_ISP
MOV    A,#0
MOVC  A,@A+DPTR
MOV    B,A
MOV    A,ISPFDA
CJNE  A,B,Program_AP_Verify_Error
INC    DPTR
INC    ISPAL
MOV    A,ISPAL
CJNE  A,#8,Program_AP_Verify_Loop
RET

Program_AP_Verify_Error:
CALL  Disable_ISP
mov    P0,#00h
SJMP  $

;*****
;
;          ISP 配置位 Function
;*****
Erase_配置位:
MOV    ISPCN,#ALL_ERASE_配置位
MOV    ISPAH,#00h
CALL  Trigger_ISP
RET

Read_配置位:
MOV    ISPCN,#BYTE_READ_配置位
MOV    ISPAH,#00h
MOV    ISPAL,#03h
CALL  Trigger_ISP
MOV    A,ISPFDA
RET

Program_配置位:
MOV    ISPCN,#BYTE_PROGRAM_配置位
MOV    ISPAH,#00h
MOV    ISPAL,#03h
ANL   A,#10111111b
MOV    ISPFDA,A                ;Switch to 6T mode
MOV    R0,A                    ;temp data
CALL  Trigger_ISP
RET

Program_配置位_Verify:

```



```

MOV   ISPCN,#BYTE_READ_配置位
MOV   ISPAH,#00h
MOV   ISPAL,#03h
MOV   ISPF0,#00h           ;Clear ISPF0 Data
CALL  Trigger_ISP
MOV   B,R0
MOV   A,ISPF0
CJNE  A,B,Program_配置位_Verify_Error
RET
Program_配置位_Verify_Error:
CALL  Disable_ISP
mov   P0,#00h
SJMP  $
;*****
;
;          APROM code
;*****
AP_code:
DB    75h, 90h, 55h           ;OPCODEs of "mov  P1,#55h"
DB    75h,0A0h,0AAh         ;OPCODEs of "mov  P2,#0aah"
DB    80h,0FEh              ;OPCODEs of "sjmp $"

END

```

## 19. 节电模式

N78E366A 系列有若干节电选项来帮助用户减少电源消耗，节电模式为掉电模式、空闲模式。

在节省电源模式下WDT 将被硬件清除,防止系统复位

### PCON – Power Control

7	6	5	4	3	2	1	0
SMOD	-	LVF	POF	GF1	GF0	PD	IDL
r/w	-	r/w	r/w	r/w	r/w	r/w	r/w

地址位:87H

复位后的值: 见表 6-2. [N78E366A SFR](#)

位	名称	说明
1	PD	<b>掉电模式.</b> 设定 MCU 进入 掉电模式. 在掉电模式下, 系统所有的时钟都停止工作设备进入停止状态. 系统所有的工作都停止, 这样电源的消耗就降至最低. 在这种情况下, 端口上输出其相应SFR寄存器内的值.
0	IDL	<b>Idle 模式.</b> 在空闲模式下, 提供给CPU的时钟被切断, 但是中断、定时器、串行口的时钟照常工作. 这样CPU就进入冻结状态; 程序计数器、堆栈指针、程序状态字、累加器及其他一些寄存器的内容保持不变.

### 19.1 空闲模式

在空闲模式下, 提供给CPU的时钟被切断, 但是中断、定时器、串行口的时钟照常工作. 这样CPU就进入冻结状态; 程序计数器、堆栈指针、程序状态字、累加器及其他一些寄存器的内容保持不变.

由于中断控制器依旧在工作, 因此任何使能的中断都可以让系统退出空闲模式. 当这样的中断发生时, 系统将自动清除空闲位, 退出空闲模式并转向相应的中断服务程序. 在中断服务程序完成后, 系统将在使系统进入空闲模式的那条指令之后继续程序的运行. 复位同样可以使系统退出空闲模式. 如果看门狗定时器中断打开, 看门狗定时器溢出后会产生中断使系统退出空闲模式. WIDPD (WDCON.4) 需置位 保持看门狗在IDLE 模式下运行.

### 19.2 掉电模式

在掉电模式下, 系统所有的时钟都停止工作设备进入停止状态. 系统所有的工作都停止, 这样电源的消耗就降至最低. 在这种情况下, 端口上输出其相应SFR寄存器内的值. 置位 PD (PCON.1) 系统进入掉电模式.

有 2 种方式结束 N78E366A 掉电模式. 软件复位. Brown-out 复位. 需使能 brown-out 功能 在系统进入 掉电模式前. 为了确保最小电源消耗, 需关闭 brown-out 功能 在 掉电模式下. RST 脚 复位 或 上电复位. CPU 可以退出掉电模式.

N78E366A 通过外部中断 唤醒 掉电模式, 使能外部中断 EA bit (IE.7)=1. ISR 完成, 设备转向相应的中断服务程序, 在ISR服务完成后, 系统将从使系统进入掉电模式的那条指令之后继续程序的运行.

掉电 唤醒定时器 可唤醒掉电模式. 可应用于长时间的侦测.见 12.2 章. 欠压中断 也可唤醒掉电模式. 需使能 brown-out 功能 在系统进入 掉电模式前.此为非典型性 应用.

## 20. 时钟系统

N78E366A 提供三种时钟元. 通过配置 CFOSC (配置位3.1). 包括 外部包括外部时钟输入选项 晶振振荡器输入选项和片内部振荡器. N78E366A 支持片内22.1184MHz/11.0592MHz 通过 配置位 设定, 室温下 工厂 误差为  $\pm 1\%$ . 选择外部晶振 范围为4MHz ~48MHz.




图 20-1. 时钟系统框图

### 20.1 12T/6T 模式

系统支持 6/12T 模式. 在 6T 模式下, 24MHz 晶振 在 12T 模式下 同12MHz晶振在 6T 模式下. 为了减少振荡电路中的EMI 辐射,常采用低速晶振.

## 配置位3

7	6	5	4	3	2	1	0
CWDTEN	EN6T	ROG	CKF	INOSCFS	-	CFOSC	-
r/w	r/w	r/w	r/w	r/w	-	r/w	-

unprogrammed value: 1111 1111b

位	名称	说明
6	EN6T	<b>使能6T 模式</b> 1 = MCU 运行在12T 模式. 0 = MCU运行在6T 模式.
5	ROG	<b>晶振选择</b> 1 = 使用普通晶振. 可到48MHz. 0 = 使用低速晶振小于 24MHz. 为了减少振荡电路中的EMI 辐射.
4	CKF	<b>时钟滤波使能</b> 1 = 使能增强抗EMC干扰 0 = 禁止.
3	INOSCFS	<b>内部 RC 晶振选择.</b> 1 = 选择 22.1184MHz 做为内部RC晶振. 0 = 选择 11.0592MHz做为内部RC晶振.
2	-	保留.
1	CFOSC	<b>配置振荡器选择位</b> 1 = 晶振, 外部时钟 0 = 内部 RC 晶振.
0	-	保留.

## CHPCON – 芯片控制(TA 保护)

7	6	5	4	3	2	1	0
SWRST	ISPF	LDUEN	XRAMEN	-	-	BS	ISPEN
w	r/w	r/w	r/w	-	-	r/w	r/w

地址位:9FH

复位后的值: 见表6-2

位	名称	说明
0	ISPEN	<b>ISP 使能</b> 0 = 使用 ISP 1 =禁止 ISP

### PMC – 电源监控控制(TA 保护)

7	6	5	4	3	2	1	0
BODEN	-	-	BORST	BOF	LPBOD	-	BOS
r/w	-	-	r/w	r/w	r/w	-	r

地址位:ACH

复位后的值: 见表 6-2. N78E366A SFR

位	名称	说明
3	LPBOD	欠压侦测选择 BODEN = 1 有效 0 = 禁止欠压检测. 1 = 使能欠压检测.

## 20.2 外部时钟源

系统时钟从XTAL1 输入. XTAL1 和 XTAL2 用于输入/ 输出. 外部晶振范围 为4MHz ~48MHz. 当时钟小于24MHz 时 ROG 配置为a 0, 可减少EMI. CKF (配置位3.4) 为 控制时钟滤波位XTAL1 做为时钟输入脚

## 20.3 片内部RC 振荡器

配置 CFOSC (配置位3.1) =0. 设定 INOSCFS (配置位3.3) =0 为-2 分频. 用户可调 内部RC 值 通过IRCCAL. SFR 为 TA 保护. XTAL1 需连 V<sub>SS</sub> 当 内部RC 振荡器 为系统时钟时.

### IRCCAL – 内部RC 精度(TA 保护)

7	6	5	4	3	2	1	0
-	-	IRCCAL[5:0] <sup>[1]</sup>					
-	-	r/w					

地址位:97H

复位后的值: 见表 6-2. N78E366A SFR

位	名称	说明
7:6	-	保留.

位	名称	说明
5:0	IRCCAL[5:0]	<p><b>内部 22.1184MHz RC.</b></p> <p>该位 可调 内部22.1184MHz RC 晶振.</p> <p>[000000] = 最大</p> <p>[000001] =</p> <p>•</p> <p>•</p> <p>•</p> <p>[011111] =</p> <p>[100000] = 振荡器 模数 默认</p> <p>[100001] =</p> <p>•</p> <p>•</p> <p>•</p> <p>[111110] =</p> <p>[111111] =最小</p>

[1] 出厂前已设定.



## 21. 电源监控

为了防止在上电或电源不稳时出现错误，N78E366A系列提供2个电源监视功能：上电检测和欠压检测。

### 21.1 上电检测

上电检测功能作用在检测电源电压上升到欠压检测可以工作的地方。POF (PCON.4)设置“1”表示初始电源上升。POF标志由软件清除。

### 21.2 欠压检测

欠压检测功能是检测电源电压下降到欠压电压值，防止错误操作或提供电源报警。4级电压2.2V, 2.7V, 3.8V, 和4.5V 设定 CBOV[1:0] 配置位2. 当电压降到选择的值，欠压监测器将检测 复位CPU 或请求欠压中断。

当  $V_{DD}$  低于  $V_{BOD}$  BORST (PMC.4) =0. BOF (PMC.3) 将置1. 用户可清该位  $V_{DD}$  低于  $V_{BOR}$ , BOF 将无效. BOF 应答 用户电源. BOF 置 1  $V_{DD}$  高于  $V_{BOR}$  t后. 欠压电路 提供BOS (PMC.0), 通过欠压 或电源状况. BORSR 位置位, 将使能 欠压复位功能. 欠压复位 后, BORF (RSR.2) 置 1.

欠压 侦测 电路 提供欠压 检测 节省电源.LPBOD置 1, 欠压检测每12.8ms 有效.内部 10kHz RC 将 运行在欠压检测模式.

N78E366A 提供 低压检测. 电压 小于  $V_{LVD}$ , 2.0V 下 系统将复位.LVF (PCON.5) 需 置1.





图 21-1. 欠压和低压 检测 框图



[1] POF, BOF, and LVF are all be cleared by software.

[2] Brown-out reset is disabled. While the whole brown-out detection circuit disabled, BOS and BOF will keep 0.

[3]  $T_{BOR} \sim 8\text{ms}$

图

## 21-2. 电源 监控 时序

### 配置位2

7	6	5	4	3	2	1	0
CBODEN	CBOV1	CBOV0	CBORST	-	-	-	-
r/w	r/w	r/w	r/w	-	-	-	-

unprogrammed value: 1111 1111b

位	名称	说明																
7	CBODEN	1 = 使能 欠压检测. 0 = 禁止检测.																
6	CBOV1	欠压 电压 选择																
5	CBOV0		<table border="1"> <thead> <tr> <th>CBOV1</th> <th>CBOV0</th> <th>Brown-out Voltage</th> </tr> </thead> <tbody> <tr> <td>1</td> <td>1</td> <td>4.5V</td> </tr> <tr> <td>1</td> <td>0</td> <td>3.8V</td> </tr> <tr> <td>0</td> <td>1</td> <td>2.7V</td> </tr> <tr> <td>0</td> <td>0</td> <td>2.2V</td> </tr> </tbody> </table>	CBOV1	CBOV0	Brown-out Voltage	1	1	4.5V	1	0	3.8V	0	1	2.7V	0	0	2.2V
CBOV1	CBOV0		Brown-out Voltage															
1	1		4.5V															
1	0	3.8V																
0	1	2.7V																
0	0	2.2V																
4	CBORST	欠压复位 使能 1 = 使能 $V_{DD}$ 小于 $V_{BOD}$ . 0 = 禁止 $V_{DD}$ 小于 $V_{BOD}$ .																

## PMC – 电源监控 控制 (TA 保护)

7	6	5	4	3	2	1	0
BODEN <sup>[1]</sup>	-	-	BORST <sup>[1]</sup>	BOF	LPBOD	-	BOS
r/w	-	-	r/w	r/w	r/w	-	r

地址位:ACH

复位后的值: 见6-2

位	名称	说明
7	BODEN	0 = 禁止 欠压检测 1 = 使能欠压检测.
6:5	-	保留.
4	BORST	欠压 复位选择. 0 = 禁止 $V_{DD}$ 小于 $V_{BOD}$ . 1 = 使能 $V_{DD}$ 小于 $V_{BOD}$ .
3	BOF	欠压标志位. 通过 硬件 置1 当 $V_{DD}$ 小于 $V_{BOD}$ . EBOD (EIE.2) 和 EA (IE.7) 置位, 产生 中断.
3	LPBOD	低 电压 侦测. BODEN = 1 时 有效. 0 = 禁止 1 = 使能
1	-	保留.
0	BOS	欠压 状态. 0 = $V_{DD}$ 高于 $V_{BOD}$ . 1 = $V_{DD}$ 低于 $V_{BOD}$ .

[1] BODEN 和 BORST 直接 装载 配置位2[7:4] 复位 后.

表 21-1. BOF 复位 值

复位源	CBODEN (配置位2.7)	CBORST (配置位2.4)	$V_{DD}$ stable level	BOF
欠压 复位	1	1	总是 $> V_{BOD}$	1
上电 低压 复位	1	1	X	1
	1	0	$> V_{BOD}$	1
	1	0	$< V_{BOD}$	0
	0	X	X	0
其它	X	X	X	0

## PCON – 电源 控制

7	6	5	4	3	2	1	0
SMOD	-	LVF	POF	GF1	GF0	PD	IDL
r/w	-	r/w	r/w	r/w	r/w	r/w	r/w

地址位:87H

复位后的值: 见 6-2

位	名称	说明
5	LVF	低压 复位 标志位. 该位 由硬件 置位 可软件清除.
4	POF	上电 标志位. 该位 由硬件 置位 可软件清除.

## 22. 复位条件

N78E366A 支持多种复位条件. 一般来说许多寄存器在复位后都将回到其初始值, 而不管复位的类型如何. 但有些标志位的状态取决于复位的类型. 用户可以根据这些标志位来判断复位的类型. 有6种方法可以将系统复位上电复位, 低压复位, RST 脚复位, 软件复位, 看门狗复位, 欠压复位.

### RSR – 复位状态寄存器

7	6	5	4	3	2	1	0
-	-	-	-	-	BORF	-	SWRF
-	-	-	-	-	r/w	-	r/w

地址位:96H

复位后的值: 见6-2

位	名称	说明
7:3	-	保留.
2	BORF	欠压复位标志位. 该位 由硬件 置位 可软件清除.
1	-	保留.
0	SWRF	软件复位标志位. 该位 由硬件 置位 可软件清除.

### PCON – 电源控制

7	6	5	4	3	2	1	0
SMOD	-	LVF	POF	GF1	GF0	PD	IDL
r/w	-	r/w	r/w	r/w	r/w	r/w	r/w

地址位:87H

复位后的值: 见6-2

位	名称	说明
5	LVF	低压复位标志位. 该位 由硬件 置位 可软件清除.
4	POF	上电复位标志位. 该位 由硬件 置位 可软件清除.

### WDCON – 看门狗定时器控制 (TA 保护)

7	6	5	4	3	2	1	0
WDTEN <sup>[1]</sup>	WDCLR	-	WIDPD <sup>[2]</sup>	WDTRF <sup>[3]</sup>	WPS2 <sup>[2]</sup>	WPS1 <sup>[2]</sup>	WPS0 <sup>[2]</sup>
r/w	w	-	r/w	r/w	r/w	r/w	r/w

地址位:AAH

复位后的值: 见6-2

位	名称	说明
3	WDTRF	看门狗复位标志位 该位 由硬件 置位 可软件清除

## 22.1 上电复位

N78E366A 系列中, 当  $V_{DD}$  低于参考电压将引起 CPU 复位. POF (PCON.4)置 1, POF可由软件清除. 软件在读取POR位以后必须将其清除, 否则将会影响到将来对复位状态的判断. 如果发生掉电的情况 ( $V_{DD}$ 低于 $V_{rst}$ ), 那么系统将会回到复位状态. 当电源恢复正常, 系统会再进行一次上电复位延迟并设置POR标志位.

## 22.2 欠压复位

欠压复位用于侦测  $V_{DD}$  电压. 当  $V_{DD}$  下降到欠压电压 ( $V_{BOD}$ ), BORST (PMC.4)置 1 将引起欠压复位. 欠压复位后, BORF (RSR.2)置 1. 复位后该位保留 (除上电复位) 可由软件清除.

## 22.3 低电压复位

低电压复位原理同上电复位. 两者功能有差异. 上电复位可检查上电电压. 低电压复位可侦测系统正常工作时出现电压跌落的情况. 一旦  $V_{DD}$  跌落到存储器可工作的电压下, CPU 可能执行错误的指令. 因此电压侦测功能有必要. N78E366A 具有低电压侦测. 出现电源跌落, CPU 进入复位状态, 低电压复位标志位 LVF (PCON.5) 置1.

低电压复位为电源跌落情况下的重要应用. 可侦测 power-off 的平稳. 当复位后, CPU 保证在已知的状态.

## 22.4 外部复位

系统在每个机器周期的C4态对RST管脚进行连续的采样. 因此RST管脚上的电平至少要维持2个机器周期, 以保证系统检测到有效的RST高电平. 然后复位电路将同步发出复位信号, 因此复位是一个同步的动作, 要求时钟在此期间一直运行来实现外部复位.

系统进入复位状态以后, 只要RST脚上电平一直为低, 那么系统就一直处于复位状态中. 在RST信号撤除后, 系统仍将会在2个机器周期内保持复位状态, 然后才从0000H处开始执行程序. 对外部复位来说, 没有与之配套的标志位. 但是由于另外的2种复位模式都有相应的标志位存在, 那么当其他2个标志位为零时, 可以将外部复位认为是默认的复位情况.

## 22.5 看门狗复位

看门狗定时器是一个带可编程溢出时间的自由运行的定时器。用户可以在任何时候清除看门狗定时器，使它重新开始计数。当看门狗定时器溢出后，将会产生一个中断（如果该中断打开）如果用户允许看门狗定时器产生复位信号，复位后系统从0000H运行。

一旦看门狗复位标志位 WDTRF (WDCON.3) 置位，该位只有软件清除。

## 22.6 软件复位

N78E366A 支持软件复位。可适用于 ISP 结束后，如果 LDR0M 更新 APROM ISP 完成 APROM 中代码已更新，软件复位可决定 CPU 从 APROM 中启动检查 APROM 中代码。写 1 到 SWRST (CHPCON.7) 触发软件复位。该位为 TA 保护。复位后 SWRF (RSR.0) 由硬件置位。复位后该位保留（除上电复位）可由软件清除。

### CHPCON – 芯片控制 (TA 保护)

7	6	5	4	3	2	1	0
SWRST	ISPF	LDUEN	XRAMEN	-	-	BS	ISPEN
w	r/w	r/w	r/w	-	-	r/w	r/w

地址位:9FH

复位后的值: 见表6-2

位	名称	说明
7	SWRST	软件复位。 该位置 1 产生软件复位。该位由硬件清除。

软件复位参考代码。

```

MOV TA,#0AAh           ;TA protection.
MOV TA,#55h            ;
ANL CHPCON,#0FDh      ;BS = 0, reset to APROM.
MOV TA,#0AAh
MOV TA,#55h
ORL CHPCON,#80h       ;Software reset

```



## 22.7 启动选择




图 22-1. 启动选择框图

N78E366A 支持启动选择. SFR BS 位 ( CHPCON.1 ) 决定 CPU 从 APROM 或 LDROM 中启动. BS = 0, CPU 从 APPROM 中启动. 否则, CPU 从 LDROM 中启动.

### 配置位0

7	6	5	4	3	2	1	0
CBS	-	-	-	NSR	MOVCL	LOCK	-
r/w	-	-	-	r/w	r/w	r/w	-

位	名称	说明
7	CBS	配置启动选择. 1 = 复位后 MCU 从 APROM 中启动 除软件复位. 0 = 复位后 MCU 从 LDROM 中启动除软件复位.

### CHPCON – 芯片控制 (TA 保护)

7	6	5	4	3	2	1	0
SWRST	ISPF	LDUEN	XRAMEN	-	-	BS <sup>[1]</sup>	ISPEN
w	r/w	r/w	r/w	-	-	r/w	r/w

地址位:9FH

复位后的值: 见表 6-2. N78E366A SFR

位	名称	说明
1	BS	<b>Boot 选择</b> 写. 0 = 从 APROM 中启动. 1 = 从 LDROM 中启动. 读. 0 = 从 APROM 中启动. 1 = 从 LDROM 中启动.

[1] 除软件复位后 CBS 配置位0.7 位 重置. 软件复位后 该位值不变.

**CPU 复位后, 硬件检查 BS CBS 位 状态 确定从 APROM 或 LDROM 中启动.**

## 22.8 复位状态

片上 RAM 复位后 将保留. RAM 保持的  $V_{DD}$  需不低于 1.2V. T 大多数 SFR 在复位后回到其初始状态。程序计数器被设为 0000H, 而且只要复位状态一直保持, 它也将维持 0000H 的数值不变。但是复位不影响片上 RAM 的状态。RAM 中的数据在复位期间维持不变。

但是堆栈指针变为 07H, 因此堆栈的数据会丢失。如果 VDD 低于 1.2V (维持 RAM 中数据所需的最小电压), 那么 RAM 中的数据就会丢失。因此第一次上电复位后 RAM 中的数据不确定, 而当电源电压跌至 1.2V 以下后, RAM 中数据丢失

复位后, 中断和定时器被清除. 复位源为上电复位 看门狗定时器将被清除. I/O 为高状态.

## 23. 其它特性

ALE用于地址锁存使能，将P0口地址锁存，使其和数据分离该位置1后，当系统不访问外部程序和数据存储器时系统不会发出ALE信号。ALE运行在  $1/6 F_{osc}$  在12T模式下。当访问外部存储器时，系统会自动产生ALE信号而不管此时ALEOFF是否置位。设定ALEOFF减少EMI。ALEOFF使能用于ALE信号访问外部存储器通过MOVX或MOVX。ALE其它状态下保持为高。

### AUXR – 辅助寄存器

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	ALEOFF
-	-	-	-	-	-	-	r/w

地址位:8EH

复位后的值: 0000 0000b

位	名称	说明
7:1	-	保留。
0	ALEOFF	0 = ALE 信号不被关闭; 1 = ALE 信号被关闭

## 24. 配置位

N78E366A 具有硬件配置位 配置位, 设定这些配置位 可用于安全位, 系统时钟位, 等等. 这些硬件配置位 可通过编程器/烧录器 或 ISP 来配置. N78E366A 具有 三个 配置位 位 配置位0, 2 和 3. 这些功能由 配置位 位 进行默认配置, 同时可用 SFR 位 再次配置.因此 需要装载 配置位 位到 相应的SFR 位.例如软件复位需要重新装载 配置位 位, 除CBS 配置位0.) SFR 位 可通过软件改写. 其它复位 SFR位 保持不变.

**配置位 位 "-" 表示不能编程.**

### 配置位0

7	6	5	4	3	2	1	0
CBS	-	-	-	NSR	MOVCL	LOCK	-
r/w	-	-	-	r/w	r/w	r/w	-

位	名称	说明
7	CBS	<b>配置位 boot 选择.</b> 该位配置 MCU 除软件复位后的启动 位置. 1 = MCU 从 APROM 中启动 (除软件复位). 0 = MCU 从 LDROM 中 启动 (除软件复位).
6:4	-	保留.
3	NSR	<b>NSR (抑制噪声灵敏度)</b> NSR=1: 禁止抑制噪声灵敏度. NSR=0: 使能抑制噪声灵敏度.
2	MOVCL	<b>Movc 禁止</b> 此位用来限制MOVC指令的可访问区域。它可防止外部程序存储器的MOVC指令取内部程序代码。当此位被设置为0, 外部程序存储器的MOVC 指令只可以访问外部存储器代码, 而不能访问内部存储器。内部程序存储器的MOVC 指令可以访问内部和外部存储器中的ROM数据。如果此位设置为1, 则对MOVC指令没有限制。
1	LOCK	<b>锁址位.</b> 1 = 芯片无锁址. APROM 和 LDROM 无锁址. 能通过 Programmer/Writer 读出. 0 = 芯片 锁址. APROM 和 LDROM 锁址. Programmer/Writer 读出全为 FFH. 配置位 位 无锁址. 一旦芯片锁址, 配置位 个别位不能通过 擦写. 只能通过整个芯片擦写的方式. 若该位 锁址, 将不能改变 ISP 功能.
0	-	保留.




图 24-1. 配置位0 复位装载 (除软件复位)

## 配置位2

7	6	5	4	3	2	1	0
CBODEN	CBOV1	CBOV0	CBORST	-	-	-	-
r/w	r/w	r/w	r/w	-	-	-	-

位	名称	说明															
7	CBODEN	配置位 欠压检测使能。 1 = 使用。 0 = 禁止。															
6	CBOV1	配置位 欠压电压选择。  <table border="1"> <thead> <tr> <th>CBOV1</th> <th>CBOV0</th> <th>Brown-out Voltage</th> </tr> </thead> <tbody> <tr> <td>1</td> <td>1</td> <td>4.5V</td> </tr> <tr> <td>1</td> <td>0</td> <td>3.8V</td> </tr> <tr> <td>0</td> <td>1</td> <td>2.7V</td> </tr> <tr> <td>0</td> <td>0</td> <td>2.2V</td> </tr> </tbody> </table>	CBOV1	CBOV0	Brown-out Voltage	1	1	4.5V	1	0	3.8V	0	1	2.7V	0	0	2.2V
CBOV1	CBOV0		Brown-out Voltage														
1	1		4.5V														
1	0		3.8V														
0	1	2.7V															
0	0	2.2V															
5	CBOV0																
4	CBORST	配置位 欠压复位使能。 1 = 使能 $V_{DD}$ 小于 $V_{BOD}$ 。 0 = 禁止 $V_{DD}$ 小于 $V_{BOD}$ 。															
3:0	-	保留。															




图 24-2. 配置位2 复位装载

## 配置位3

7	6	5	4	3	2	1	0
CWDTEN	EN6T	ROG	CKF	INOSCFS	-	CFOSC	-
r/w	r/w	r/w	r/w	r/w	-	r/w	-

位	名称	说明
7	CWDTEN	配置位 看门狗使能。 1 = 使用。 0 = 禁止。
6	EN6T	使能 6T 模式。 1 = MCU 运行在 12T 模式。 0 = MCU 运行在 6T 模式。
5	ROG	减少晶振增益。 1 = 使用普通振荡器. 晶振可达 48MHz。 0 = 使用低速度振荡器. 晶振低于 24MHz. 减少 EMI。
4	CKF	时钟滤波。 1 = 使能. 减少EMI和噪声干扰。 0 = 禁止。
3	INOSCFS	内部 RC 晶振 频率选择。 1 = 选择 22.1184MHz 作为内部 RC 振荡器。 0 = 选择11.0592MHz作为内部 RC 振荡器。
2	-	保留。
1	CFOSC	配置位 振荡器选择。 1 = 晶振, 外部时钟。 0 = 内部 RC。
0	-	保留。




图 24-3. 配置位3 复位装载

## 25. 指令设定

N78E366A 执行标准8051 体系微处理器中的所有的指令. 所以指令代码为 8-为 OPCODE. 单字节来源于 程序存储器. OPCODE 通过 decoded. 决定系统的工作情况以及从存储器中 运作数据.如果没有其它数据请求. 为单字节指令. 在一些应用中, 需要2~3 位 更多地数据.

表 25-1 指令细节. 指令 设定和寻址如下.

Rn (n = 0~7)	寄存器 R0~R7 选择寄存器区域.
direct (128~255)).	8-位 内部数据地址. 内部 RAM 地址 (0~ 127) 或 SFR (I/O, 控制寄存器, 状态寄存器等,
@Ri (i = 0, 1)	8-位内部 RAM 区域 (0~255) 地址 通过 R0或R1.
#data	8-bit included 常数指令.
#data16	16-bit included 常数指令.
addr16	16-bit 目的地址. 使用LCALL和 LJMP.
addr11	11-bit目的地址. 使用 ACALL 和AJMP.
rel	有符号(2's 补充) 8-位 偏移字节. 使用 SJMP 和 条件转移.长度 -128 ~ +127 字节.
bit	内部 RAM 或 SFR 地址位.

表 25-1. N78E366A 指令设定

指令	代码	字节	时钟为 12T 模式	时钟为 6T 模式
NOP	00	1	12	6
ADD A, Rn	28~2F	1	12	6
ADD A, @Ri	26, 27	1	12	6
ADD A, direct	25	2	12	6
ADD A, #data	24	2	12	6
ADDC A, Rn	38~3F	1	12	6
ADDC A, @Ri	36, 37	1	12	6
ADDC A, direct	35	2	12	6
ADDC A, #data	34	2	12	6
SUBB A, Rn	98~9F	1	12	6
SUBB A, @Ri	96, 97	1	12	6
SUBB A, direct	95	2	12	6
SUBB A, #data	94	2	12	6
INC A	04	1	12	6
INC Rn	08~0F	1	12	6
INC @Ri	06, 07	1	12	6
INC direct	05	2	12	6

表 25-1. N78E366A 指令设定

指令	代码	字节	时钟为 12T 模式	时钟为 6T 模式
INC DPTR	A3	1	24	12
DEC A	14	1	12	6
DEC Rn	18~1F	1	12	6
DEC @Ri	16, 17	1	12	6
DEC direct	15	2	12	6
MUL AB	A4	1	48	24
DIV AB	84	1	48	24
DA A	D4	1	12	6
ANL A, Rn	58~5F	1	12	6
ANL A, @Ri	56, 57	1	12	6
ANL A, direct	55	2	12	6
ANL A, #data	54	2	12	6
ANL direct, A	52	2	12	6
ANL direct, #data	53	3	24	12
ORL A, Rn	48~4F	1	12	6
ORL A, @Ri	46, 47	1	12	6
ORL A, direct	45	2	12	6
ORL A, #data	44	2	12	6
ORL direct, A	42	2	12	6
ORL direct, #data	43	3	24	12
XRL A, Rn	68~6F	1	12	6
XRL A, @Ri	66, 67	1	12	6
XRL A, direct	65	2	12	6
XRL A, #data	64	2	12	6
XRL direct, A	62	2	12	6
XRL direct, #data	63	3	24	12
CLR A	E4	1	12	6
CPL A	F4	1	12	6
RL A	23	1	12	6
RLC A	33	1	12	6
RR A	03	1	12	6
RRC A	13	1	12	6
SWAP A	C4	1	12	6
MOV A, Rn	E8~EF	1	12	6
MOV A, @Ri	E6, E7	1	12	6
MOV A, direct	E5	2	12	6
MOV A, #data	74	2	12	6
MOV Rn, A	F8~FF	1	12	6
MOV Rn, direct	A8~AF	2	24	12
MOV Rn, #data	78~7F	2	12	6
MOV @Ri, A	F6, F7	1	12	6



表 25-1. N78E366A 指令设定

指令	代码	字节	时钟为 12T 模式	时钟为 6T 模式
MOV @Ri, direct	A6, A7	2	24	12
MOV @Ri, #data	76, 77	2	12	6
MOV direct, A	F5	2	12	6
MOV direct, Rn	88~8F	2	24	12
MOV direct, @Ri	86, 87	2	24	12
MOV direct, direct	85	3	24	12
MOV direct, #data	75	3	24	12
MOV DPTR, #data16	90	3	24	12
MOVC A, @A+DPTR	93	1	24	12
MOVC A, @A+PC	83	1	24	12
MOVX A, @Ri	E2, E3	1	24	12
MOVX A, @DPTR	E0	1	24	12
MOVX @Ri, A	F2, F3	1	24	12
MOVX @DPTR, A	F0	1	24	12
PUSH direct	C0	2	24	12
POP direct	D0	2	24	12
XCH A, Rn	C8~CF	1	12	6
XCH A, @Ri	C6, C7	1	12	6
XCH A, direct	C5	2	12	6
XCHD A, @Ri	D6, D7	1	12	6
CLR C	C3	1	12	6
CLR bit	C2	2	12	6
SETB C	D3	1	12	6
SETB bit	D2	2	12	6
CPL C	B3	1	12	6
CPL bit	B2	2	12	6
ANL C, bit	82	2	24	12
ANL C, /bit	B0	2	24	12
ORL C, bit	72	2	24	12
ORL C, /bit	A0	2	24	12
MOV C, bit	A2	2	12	6
MOV bit, C	92	2	24	12
ACALL addr11	11, 31, 51, 71, 91, B1, D1, F1 <sup>[1]</sup>	2	24	12
LCALL addr16	12	3	24	12
RET	22	1	24	12
RETI	32	1	24	12
AJMP addr11	01, 21, 41, 61, 81, A1, C1, E1 <sup>[2]</sup>	2	24	12
LJMP addr16	02	3	24	12

表 25-1. N78E366A 指令设定

指令	代码	字节	时钟为 12T 模式	时钟为 6T 模式
JMP @A+DPTR	73	1	24	12
SJMP rel	80	2	24	12
JZ rel	60	2	24	12
JNZ rel	70	2	24	12
JC rel	40	2	24	12
JNC rel	50	2	24	12
JB bit, rel	20	3	24	12
JNB bit, rel	30	3	24	12
JBC bit, rel	10	3	24	12
CJNE A, direct, rel	B5	3	24	12
CJNE A, #data, rel	B4	3	24	12
CJNE @Ri, #data, rel	B6, B7	3	24	12
CJNE Rn, #data, rel	B8~BF	3	24	12
DJNZ Rn, rel	D8~DF	2	24	12
DJNZ direct, rel	D5	3	24	12

## 26. 电气特性

### 26.1 绝对最大额定值

参数	值	单位
工作电压	-40 to +85	°C
贮存温度	-55 to +150	°C
直流电源电压	-0.3 to +6.5	V
电压 管脚到 V <sub>SS</sub>	-0.3 to (V <sub>DD</sub> +0.3)	V

超出最大绝对额定值表所列的情况使用，会对器件的可靠性和寿命造成严重损害。

### 26.2 直流特性

温度 = 25°C; V<sub>SS</sub> = 0V;

V<sub>DD</sub> = 4.5V ~ 5.5V @ F = 4MHz to 48MHz

V<sub>DD</sub> = 2.4V ~ 5.5V @ F = 4MHz to 24MHz

表 26-1. 直流特性

符号	参数	条件	Min.	Typ.	Max.	Unit
V <sub>IL</sub>	输入低电压				0.2V <sub>DD</sub> -0.1	V
V <sub>IH</sub>	输入高电压 (Ports 0 ~ 4, $\overline{EA}$ )		0.2V <sub>DD</sub> +0.9			V
V <sub>IH1</sub>	输入高电压 (RST, XTAL1)		0.7V <sub>DD</sub>			V
V <sub>OL</sub>	输出低电压 <sup>[1]</sup>	V <sub>DD</sub> = 4.5V, I <sub>OL</sub> = 10mA V <sub>DD</sub> = 2.4V, I <sub>OL</sub> = 5.5mA			0.4	V
V <sub>OH</sub>	输出高电压 (Ports 1 ~ 4)	V <sub>DD</sub> = 4.5V, I <sub>OH</sub> = -330μA V <sub>DD</sub> = 2.4V, I <sub>OH</sub> = -42μA	2.4 2.0			V
V <sub>OH1</sub>	输出高电压 (Ports 0 和 2 内部总线模式, ALE, PSEN)	V <sub>DD</sub> = 4.5V, I <sub>OH</sub> = -10mA V <sub>DD</sub> = 2.4V, I <sub>OH</sub> = -1.4mA	2.4 2.0			V
I <sub>IL</sub>	逻辑 0 输入电流 (Ports 1 ~ 4)	V <sub>DD</sub> = 5.5V, V <sub>IN</sub> = 0.4V			-50	μA
I <sub>TL</sub>	逻辑 1~0 转换电流 <sup>[2]</sup> (Ports 1~4)	V <sub>DD</sub> = 5.5V			-650	μA
I <sub>LI</sub>	输入漏电流 (端口0)	0 < V <sub>IN</sub> < V <sub>DD</sub>			±10	μA

符号	参数	条件	Min.	Typ.	Max.	Unit
I <sub>DD</sub>	工作电流 <sup>[3]</sup>	V <sub>DD</sub> = 5.0V, 外部时钟, 12T			0.14 × F + 3.3	mA
		V <sub>DD</sub> = 3.0V, 外部时钟, 12T			0.13 × F + 1.9	mA
		V <sub>DD</sub> = 5.0V, 外部时钟, 6T			0.23 × F + 3.3	mA
		V <sub>DD</sub> = 3.0V, 外部时钟, 6T			0.22 × F + 1.9	mA
		V <sub>DD</sub> = 5.0V, 内部 22.1184MHz, 12T			4.8	mA
		V <sub>DD</sub> = 3.0V, 内部 11.0592MHz, 12T			3.4	mA
		V <sub>DD</sub> = 5.0V, 内部 22.1184MHz, 6T			7.0	mA
		V <sub>DD</sub> = 3.0V, 内部 11.0592MHz, 6T			4.5	mA
I <sub>ID</sub>	Idle 模式电流	V <sub>DD</sub> = 5.0V, 外部时钟, 12T			0.07 × F + 1.9	mA
		V <sub>DD</sub> = 3.0V, 外部时钟, 12T			0.07 × F + 0.5	mA
		V <sub>DD</sub> = 5.0V, 外部时钟, 6T			0.09 × F + 1.9	mA
		V <sub>DD</sub> = 3.0V, 外部时钟, 6T			0.09 × F + 0.5	mA
		V <sub>DD</sub> = 5.0V, 内部 22.1184MHz, 12T			1.5	mA
		V <sub>DD</sub> = 3.0V, 内部 11.0592MHz, 12T			1.2	mA
		V <sub>DD</sub> = 5.0V, 内部 22.1184MHz, 6T			2.0	mA
		V <sub>DD</sub> = 3.0V, 内部 11.0592MHz, 6T			1.4	mA
I <sub>PD</sub>	掉电电流	25°C		2	10	μA
		-40°C~85°C		TBD	TBD	μA
R <sub>RST</sub>	RST内部 下拉寄存器	2.4 < V <sub>DD</sub> < 5.5V	50		600	kΩ
V <sub>BOD0</sub>	欠压 4.5V	-40°C~85°C	4.35	4.5	4.75	V
V <sub>BOD1</sub>	欠压 3.8V	-40°C~85°C	3.65	3.8	4.0	V
V <sub>BOD2</sub>	欠压 2.7V	-40°C~85°C	2.6	2.7	2.85	V
V <sub>BOD3</sub>	欠压 2.2V	-40°C~85°C	2.05	2.2	2.3	V
V <sub>BODHYS</sub>	欠压 Hysteresis	-40°C~85°C	20		200	mV
V <sub>LVD</sub>	低电压	-40°C~85°C	1.9	2.0	2.1	V

[1] 最大 IOL (1路): 20mA  
 最大 IOL (8路): 40mA  
 最大 所以 IOL输出: 100mA

[2] 端口 1~4 转换电流. 当VIN为2V时, 转换电流达到最大值.

[3] MCU 运行 SJMP \$ loop. P0内部/外部 上拉.




图 26-1. 12T 模式 外部时钟 (1)




图 26-2. 12T 模式 外部时钟(2)




图 26-3. 6T 模式 外部时钟(1)




图 26-4. 6T 模式 外部时钟(2)




图 26-5. 空闲模式 12T模式 外部时钟(1)




图 26-6. 空闲模式 12T模式 外部时钟(2)




图 26-7. 空闲模式 6T模式 外部时钟(1)




图 26-8. 空闲模式 6T模式 外部时钟(2)



## 26.3 交流特征

表 26-2. 交流特征

符号	参数	12T 模式		6T 模式		Unit
		Min.	Max.	Min.	Max.	
<b>外部时钟</b>						
1/ $t_{CLCL}$	振荡器频率	4	48	4	TBD	MHz
$t_{CHCX}$	高时间	12		15		ns
$t_{CLCX}$	低时间	12		15		ns
$t_{CLCH}$	上升时间		8		8	ns
$t_{CHCL}$	下降时间		8		8	ns
<b>编程</b>						
$t_{LHLL}$	ALE 脉冲宽度	$2 t_{CLCL} - 15$		$t_{CLCL} - 15$		ns
$t_{AVLL}$	地址有效到ALE低	$t_{CLCL} - 15$		$0.5 t_{CLCL} - 15$		ns
$t_{LLAX}$	地址有效到ALE高	$t_{CLCL} - 15$		$0.5 t_{CLCL} - 15$		ns
$t_{LLIV}$	ALE 低 有效指令		$4 t_{CLCL} - 45$		$2 t_{CLCL} - 45$	ns
$t_{LLPL}$	ALE 低到 $\overline{PSEN}$ 低	$t_{CLCL} - 15$		$0.5 t_{CLCL} - 15$		ns
$t_{PLPH}$	$\overline{PSEN}$ 脉冲宽度	$3 t_{CLCL} - 15$		$1.5 t_{CLCL} - 15$		ns
$t_{PLIV}$	$\overline{PSEN}$ 低 有效指令		$3 t_{CLCL} - 50$		$1.5 t_{CLCL} - 50$	ns
$t_{PXIX}$	输入保持 $\overline{PSEN}$	0		0		ns
$t_{PXIZ}$	输入保持 $\overline{PSEN}$		$t_{CLCL} - 15$		$0.5 t_{CLCL} - 15$	ns
$t_{AVIV}$	地址到有效指令		$5 t_{CLCL} - 60$		$2.5 t_{CLCL} - 60$	ns
$t_{PLAZ}$	$\overline{PSEN}$ 低到输入地址		10		10	ns
<b>数据存储</b>						
$t_{RLRH}$	$\overline{RD}$ 脉冲宽度	$6 t_{CLCL} - 30$		$3 t_{CLCL} - 30$		ns
$t_{WLWH}$	$\overline{WR}$ 脉冲宽度	$6 t_{CLCL} - 30$		$3 t_{CLCL} - 30$		ns
$t_{RLDV}$	$\overline{RD}$ 到 数据开始		$5 t_{CLCL} - 50$		$2.5 t_{CLCL} - 50$	ns
$t_{RHDX}$	$\overline{RD}$ 后 数据保持	0		0		ns
$t_{RHDZ}$	$\overline{RD}$ 数据悬空		$2 t_{CLCL} - 12$		$t_{CLCL} - 12$	ns
$t_{LLDV}$	ALE到有效数据		$8 t_{CLCL} - 50$		$4 t_{CLCL} - 50$	ns
$t_{AVDV}$	地址到有效数据		$9 t_{CLCL} - 75$		$4.5 t_{CLCL} - 75$	ns

符号	参数	12T 模式		6T 模式		Unit
		Min.	Max.	Min.	Max.	
$t_{LLWL}$	ALE 低到 $\overline{RD}$ 或 $\overline{WR}$ 低	$3 t_{CLCL} - 15$	$3 t_{CLCL} + 15$	$1.5 t_{CLCL} - 15$	$1.5 t_{CLCL} + 15$	ns
$t_{AVWL}$	地址有效到 $\overline{WR}$ 低或 $\overline{RD}$ 低	$4 t_{CLCL} - 30$		$2 t_{CLCL} - 30$		ns
$t_{QVWX}$	数据有效 $\overline{WR}$ 转换	$t_{CLCL} - 20$		$0.5 t_{CLCL} - 20$		ns
$t_{WHQX}$	$\overline{WR}$ 后 数据保持	$t_{CLCL} - 15$		$0.5 t_{CLCL} - 15$		ns
$t_{RLAZ}$	$\overline{RD}$ 低到数据悬空		0		0	ns
$t_{WHLH}$	$\overline{RD}$ 或 $\overline{WR}$ 高到 ALE 高	$t_{CLCL} - 15$	$t_{CLCL} + 15$	$0.5 t_{CLCL} - 15$	$0.5 t_{CLCL} + 15$	ns




图 26-9. 外部时钟时序




图 26-10. 外部存储器读周期




图 26-11. 外部数据读周期




图 26-12. 外部数据存储器写周期

表 26-3. 片上 RC 振荡器特性

符号	参数	条件	频率误差	Min.	Typ.	Max.	Unit
F <sub>IHRC</sub>	22.1184MHz RC 振荡器 <sup>[1]</sup>	25°C	1%	21.8972	22.1184	22.3396	MHz
		-40°C~85°C	3%	21.4548	22.1184	22.7820	MHz
F <sub>ILRC</sub>	WDT 和 PDT 10kHz RC 振荡器		30%	7	10	13	kHz

[1] 内部 11.0592MHz没有列出 1/2 22.1184MHz.

27. 封装




图 27-1. DIP-40 封装




图 27-2. PLCC-44封装




图 27-3. PQFP-44 封装




图 27-4. LQFP-48 封装



## 28. 版本历史

版本	日期	页	说明
V0.1_SC1	2010/1/25		初次发行

### Important Notice

Nuvoton products are not designed, intended, authorized or warranted for use as components in systems or equipment intended for surgical implantation, atomic energy control instruments, airplane or spaceship instruments, transportation instruments, traffic signal instruments, combustion control instruments, or for other applications intended to support or sustain life. Further more, Nuvoton products are not intended for applications wherein failure of Nuvoton products could result or lead to a situation wherein personal injury, death or severe property or environmental damage could occur. Nuvoton customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Nuvoton for any damages resulting from such improper use or sales.

*Please note that all data and specifications are subject to change without notice.*

*All the trademarks of products and companies mentioned in this datasheet belong to their respective owners.*