


AT89S51 是美国 ATMEL 公司生产的低功耗，高性能 CMOS 8 位单片机，片内含 4k bytes 的可系统编程的 Flash 只读程序存储器，器件采用 ATMEL 公司的高密度、非易失性存储技术生产，兼容标准 8051 指令系统及引脚。它集 Flash 程序存储器既可在线编程（ISP）也可用传统方法进行编程及通用 8 位微处理器于单片芯片中，ATMEL 公司的功能强大，低价位 AT89S51 单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。


主要性能参数:

- 与 MCS—51 产品指令系统完全兼容
- 4k 字节在系统编程（ISP）Flash 闪存存储器
- 1000 次擦写周期
- 4.0-5.5V 的工作电压范围
- 全静态工作模式：0Hz-33MHz
- 三级程序加密锁
- 128×8 字节内部 RAM
- 32 个可编程 I/O 口线
- 2 个 16 位定时/计数器
- 6 个中断源
- 全双工串行 UART 通道
- 低功耗空闲和掉电模式
- 中断可从空闲模唤醒系统
- 看门狗（WDT）及双数据指针
- 掉电标识和快速编程特性
- 灵活的在系统编程（ISP-字节或页写模式）


PDIP



PLCC




TQFP



功能特性概述:

AT89S51 提供以下标准功能: 4k 字节 Flash 闪存存储器, 128 字节内部 RAM, 32 个 I/O 口线, 看门狗 (WDT), 两个数据指针, 两个 16 位定时/计数器, 一个 5 向量两级中断结构, 一个全双工串行通信口, 片内振荡器及时钟电路。同时, AT89S51 可降至 0Hz 的静态逻辑操作, 并支持两种软件可选的节电工作模式。空闲方式停止 CPU 的工作, 但允许 RAM, 定时/计数器, 串行通信口及中断系统继续工作。掉电方式保存 RAM 中的内容, 但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。

AT89S51方框图





引脚功能说明

- Vcc: 电源电压
- GND: 地

• P0 口: P0 口是一组 8 位漏极开路型双向 I/O 口, 也即地址/数据总线复用口。作为输出口用时, 每位能驱动 8 个 TTL 逻辑门电路, 对端口写 “1” 可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时, 这组口线分时转换地址 (低 8 位) 和数据总线复用, 在访问期间激活内部上拉电阻。

在 Flash 编程时, P0 口接收指令字节, 而在程序校验时, 输出指令字节, 校验时, 要求外接上拉电阻。

• P1 口: P1 是一个带内部上拉电阻的 8 位双向 I/O 口, P1 的输出缓冲级可驱动 (吸收或输出电流) 4 个 TTL 逻辑门电路。对端口写 “1”, 通过内部的上拉电阻把端口拉到高电平, 此时可作输入口。作输入口使用时, 因为内部存在上拉电阻, 某个引脚被外部信号拉低时会输出一个电流(I_{IL})。

Flash 编程和程序校验期间, P1 接收低 8 位地址。

端口引脚	第二功能
P1.5	MOSI (用于ISP编程)
P1.6	MISO (用于ISP编程)
P1.7	SCK (用于ISP编程)

• P2 口: P2 是一个带有内部上拉电阻的 8 位双向 I/O 口, P2 的输出缓冲级可驱动 (吸收或输出电流) 4 个 TTL 逻辑门电路。对端口写 “1”, 通过内部的上拉电阻把端口拉到高电平, 此时可作输入口, 作输入口使用时, 因为内部存在上拉电阻, 某个引脚被外部信号拉低时会输出一个电流(I_{IL})。

在访问外部程序存储器或 16 位地址的外部数据存储器 (例如执行 MOVX @DPTR 指令) 时, P2 口送出高 8 位地址数据。在访问 8 位地址的外部数据存储器 (如执行 MOVX @Ri 指令) 时, P2 口线上的内容 (也即特殊功能寄存器 (SFR) 区中 P2 寄存器的内容), 在整个访问期间不改变。

Flash 编程或校验时, P2 亦接收高位地址和其它控制信号。

• P3 口: P3 口是一组带有内部上拉电阻的 8 位双向 I/O 口。P3 口输出缓冲级可驱动 (吸收或输出电流) 4 个 TTL 逻辑门电路。对 P3 口写入 “1” 时, 它们被内部上拉电阻拉高并可作为输入端口。作输入端时, 被外部拉低的 P3 口将用上拉电阻输出电流 (I_{IL})。

P3 口除了作为一般的 I/O 口线外, 更重要的用途是它的第二功能, 如下表所示:

P3 口还接收一些用于 Flash 闪速存储器编程和程序校验的控制信号。

端口引脚	第二功能
P3.0	RXD (串行输入口)
P3.1	TXD (串行输出口)
P3.2	$\overline{\text{INT0}}$ (外中断0)
P3.3	$\overline{\text{INT1}}$ (外中断1)
P3.4	T0 (定时/计数器0)
P3.5	T1 (定时/计数器1)
P3.6	$\overline{\text{WR}}$ (外部数据存储器写选通)
P3.7	$\overline{\text{RD}}$ (外部数据存储器读选通)

• **RST**: 复位输入。当振荡器工作时, RST 引脚出现两个机器周期以上高电平将使单片机复位。WDT 溢出将使该引脚输出高电平, 设置 SFR AUXR 的 DISRTO 位 (地址 8EH) 可打开或关闭该功能。DISRTO 位缺省为 RESET 输出高电平打开状态。

• **ALE/PROG**: 当访问外部程序存储器或数据存储器时, ALE (地址锁存允许) 输出脉冲用于锁存地址的低 8 位字节。即使不访问外部存储器, ALE 仍以时钟振荡频率的 1/6 输出固定的正脉冲信号, 因此它可对外输出时钟或用于定时目的。要注意的是: 每当访问外部数据存储器时将跳过一个 ALE 脉冲。

对 Flash 存储器编程期间, 该引脚还用于输入编程脉冲 (PROG)。

如有必要, 可通过对特殊功能寄存器 (SFR) 区中的 8EH 单元的 D0 位置位, 可禁止 ALE 操作。该位置位后, 只有一条 MOVX 和 MOVC 指令 ALE 才会被激活。此外, 该引脚会被微弱拉高, 单片机执行外部程序时, 应设置 ALE 无效。

• **PSEN**: 程序储存允许 (PSEN) 输出是外部程序存储器的读选通信号, 当 AT89S51 由外部程序存储器取指令 (或数据) 时, 每个机器周期两次 PSEN 有效, 即输出两个脉冲。当访问外部数据存储器, 没有两次有效的 PSEN 信号。

• **EA/VPP**: 外部访问允许。欲使 CPU 仅访问外部程序存储器 (地址为 0000H—FFFFH), EA 端必须保持低电平 (接地)。需注意的是: 如果加密位 LB1 被编程, 复位时内部会锁存 EA 端状态。

如 EA 端为高电平 (接 Vcc 端), CPU 则执行内部程序存储器中的指令。

Flash 存储器编程时, 该引脚加上+12V 的编程电压 Vpp。

• **XTAL1**: 振荡器反相放大器及内部时钟发生器的输入端。

• **XTAL2**: 振荡器反相放大器的输出端。

• **特殊功能寄存器:**

特殊功能寄存器的于片内的空间分布如表 1 所示。

这些地址并没有全部占用，没有占用的地址亦不可使用，读这些地址将得到一个随意的数值。而写这些地址单元将不能得到预期的结果。

表 1 AT89S51 特殊功能寄存器分布图及复位值

0F8H								0FFH
0F0H	B 00000000							0F7H
0E8H								0EFH
0E0H	ACC 00000000							0E7H
0D8H								0DFH
0D0H	PSW 00000000							0D7H
0C8H								0CFH
0C0H								0C7H
0B8H	IP XX000000							0BFH
0B0H	P3 11111111							0B7H
0A8H	IE 0X000000							0AFH
0A0H	P2 11111111		AUXR1 XXXXXXX0				WDTRST XXXXXXX0	0A7H
98H	SCON 00000000	SBUF XXXXXXXX						9FH
90H	P1 11111111							97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000	AUXR XXX00XX0	8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	PCON 0XXX0000	87H

不要软件访问这些未定义的单元，这些单元是留作以后产品扩展用途的，复位后这些新的位将为 0。

• **中断寄存器:**

各中断允许控制位于 IE 寄存器，5 个中断源的中断优先级控制位于 IP 寄存器。

表 2 AUXR 辅助寄存器

AUXR		地址 = 8EH				复位状态 = XXX00XX0B		
Not Bit Addressable								
Bit	-	-	-	WDIDLE	DISRTO	-	-	DISALE
7	6	5	4	3	2	1	0	
-								
保留为将来扩展用途位								
DISALE								
ALE 禁止/使能								
DISALE								
操作模式								
0 ALE 输出 1/6 振荡时钟频率脉冲								
1 ALE 仅在执行 MOVX 或 MOV C 指令期间输出脉冲								
DISRTO								
禁止/使能复位输出								
DISRTO								
0 复位引脚在 WDT 溢出时变高								
1 复位引脚仅为输入								
WDIDLE								
禁止/使能 IDLE 模式的 WDT								
WDIDLE								
0 IDLE 模式 WDT 继续计数								
1 IDLE 模式 WDT 停止计数								

• 双时钟指针寄存器:

为更方便地访问内部和外部数据存储器，提供了两个 16 位数据指针寄存器：DP0 位于 SFR（特殊功能寄存器）区块中的地址 82H、83H 和 DP1 位于地址 84H、85H，当 SFR 中的位 DPS=0 选择 DP0，而 DPS=1 则选择 DP1。用户应在访问相应的数据指针寄存器前初始化 DPS 位。

AUXR1		地址 = A2H				复位状态 = XXXXXXX0B		
不可寻址位								
Bit	-	-	-	-	-	-	-	DPS
7	6	5	4	3	2	1	0	
-								
保留为今后扩展用途								
DPS								
数据指针选择位								
DPS								
0 选择 DPTR 寄存器 DP0L, DP0H								
1 选择 DPTR 寄存器 DP1L, DP1H								

• 电源空闲标志:

电源空闲标志 (POF) 在特殊功能寄存器 SFR 中 PCON 的第 4 位 (PCON.4), 电源打开时 POF 置“1”, 它可由软件设置睡眠状态并不为复位所影响。

• 存储器结构:

MCS-51 单片机内核采用程序存储器和数据存储器空间分开的结构, 均具有 64KB 外部程序和数据的寻址空间。

• 程序存储器:

如果 EA 引脚接地 (GND), 全部程序均执行外部存储器。

在 AT89S51, 假如 EA 接至 Vcc (电源+), 程序首先执行地址从 0000H—0FFFH (4KB) 内部程序存储器, 再执行地址为 1000H—FFFFH (60KB) 的外部程序存储器。

• 数据存储器:

AT89S51 的具有 128 字节的内部 RAM, 这 128 字节可利用直接或间接寻址方式访问, 堆栈操作可利用间接寻址方式进行, 128 字节均可设置为堆栈区空间。

• 看门狗定时器 (WDT):

WDT 是为了解决 CPU 程序运行时可能进入混乱或死循环而设置, 它由一个 14bit 计数器和看门狗复位 SFR (WDTRST) 构成。外部复位时, WDT 默认为关闭状态, 要打开 WDT, 用户必须按顺序将 01EH 和 0E1H 写到 WDTRST 寄存器 (SFR 地址为 0A6H), 当启动了 WDT, 它会随晶体振荡器在每个机器周期计数, 除硬件复位或 WDT 溢出复位外没有其它方法关闭 WDT, 当 WDT 溢出, 将使 RST 引脚输出高电平的复位脉冲。

• 使用看门狗 (WDT):

打开 WDT 需按次序写 01EH 和 0E1H 到 WDTRST 寄存器 (SFR 的地址为 0A6H), 当 WDT 打开后, 需在一定的时候写 01EH 和 0E1H 到 WDTRST 寄存器以避免 WDT 计数溢出。14 位 WDT 计数器计数达到 16383 (3FFFH), WDT 将溢出并使器件复位。WDT 打开时, 它会随晶体振荡器在每个机器周期计数, 这意味着用户必须在小于每个 16383 机器周期内复位 WDT, 也即写 01EH 和 0E1H 到 WDTRST 寄存器, WDTRST 为只写寄存器。WDT 计数器既不可读也不可写, 当 WDT 溢出时, 通常将使 RST 引脚输出高电平的复位脉冲。复位脉冲持续时间为 $98 \times T_{OSC}$, 而 $T_{OSC} = 1/F_{OSC}$ (晶体振荡频率)。为使 WDT 工作最优化, 必须在合适的程序代码时间段周期地复位 WDT 防止 WDT 溢出。

• 掉电和空闲状态时的 WDT:

掉电时期, 晶体振荡器停止, WDT 也停止。掉电模式下, 用户不能再复位 WDT。有两种方法可退出掉电模式: 硬件复位或通过激活外部中断。当硬件复位退出掉电模式时, 处理 WDT 可象通常的上电复位一样。当由中断退出掉电模式则有所不同, 中断低电平状态持续到晶体振荡器稳定, 当中断电平变为高即响应中断服务。为防止中断误复位, 当器件复位, 中断引脚持续为低时, WDT 并未开始计数, 直到中断引脚被拉高为止。这为在掉电模式下的中断执行中断服务程序而设置。

为保证 WDT 在退出掉电模式时极端情况下不溢出, 最好在进入掉电模式前复位 WDT。

在进入空闲模式前, WDT 打开时, WDT 是否继续计数由 SFR 中的 AUXR 的 WDIDLE 位决定, 在 IDLE 期间 (位 WDIDLE=0) 默认状态是继续计数。为防止 AT89S51 从空闲模式中复位, 用户应周期性地设置定时器, 重新进入空闲模式。

当位 WDIDLE 被置位, 在空闲模式中 WDT 将停止计数, 直到从空闲 (IDLE) 模式中退出重新开始计数。

• **UART—通用异步通信口:**

AT89S51 的 UART 操作与 AT89C51 一样, 有关更详细的资料请参考 ATMEL 公司的网站 (www.atmel.com), 从主页选择 “Products” —— “8051-Architecture Flash Microcontroller” —— “Product Overview”。

• **定时器 0 和定时器 1:**

AT89S51 的定时器 0 和定时器 1 操作与 AT89C51 一样, 有关更详细的资料请参考 ATMEL 公司的网站 (www.atmel.com), 从主页选择 “Products” —— “8051-Architecture Flash Microcontroller” —— “Product Overview”。

• **中断:**

AT89S51 共有 5 个中断向量: 2 个外中断 (INT0 和 INT1), 2 个定时中断 (Timer0 和 Timer1) 和一个串行中断。这些中断如图 1。

这些中断源各自的禁止和使能位参见特殊功能寄存器的 IE。IE 也包含总中断控制位 EA, EA 清 0, 将关闭所有中断。值得注意的是表 4 中的 IE.6 和 IE.5 没有定义, 用户不要访问这些位, 它是保留为以后的 AT89 产品作扩展用途。

定时器 0 和定时器 1 的中断标志 TF0 和 TF1, 它是定时器溢出时的 S5P2 时序周期被置位, 该标志保留至下个时序周期。


表 4: 中断控制寄存器

(MSB)				(LSB)			
EA	-	-	ES	ET1	EX1	ET0	EX0
相应bit=1, 打开中断。bit=0, 关闭中断							

Symbol	Position	Function
EA	IE.7	EA=0, 关闭所有中断。 EA=1, 各中断源的禁止或使能取决于各中断源控制位的设置为1或是位0
-	IE.6	保留
-	IE.5	保留
ES	IE.4	串行中断使能控制位
ET1	IE.3	定时器1使能控制位
EX1	IE.2	外中断1使能控制位
ET0	IE.1	定时器0使能控制位
EX0	IE.0	外中断0使能控制位

用户不要访问保留位, 这些位可能是保留给以后的AT89系列产品扩展用途的

图 1 中断源方框图



• 晶体振荡器特性:


AT89S51 中有一个用于构成内部振荡器的高增益反相放大器，引脚 XTAL1 和 XTAL2 分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图 5。

外接石英晶体（或陶瓷谐振器）及电容 C1、C2 接在放大器的反馈回路中构成并联振荡电路。对外接电容 C1、C2 虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性。如果使用石英晶体，我们推荐电容使用 $30\text{pF} \pm 10\text{pF}$ ，而如使用陶瓷谐振器建议选择 $40\text{pF} \pm 10\text{pF}$ 。

用户也可以采用外部时钟。采用外部时钟的电路如图 5 右图所示。这种情况下，外部时钟脉冲接到 XTAL1 端，即内部时钟发生器的输入端，XTAL2 则悬空。

由于外部时钟信号是通过一个 2 分频触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续时间应符合产品技术条件的要求。

图 2 晶体接线图和外接时钟线路图



• **空闲节电模式:**

在空闲工作模式状态，CPU 保持睡眠状态而所有片内的外设仍保持激活状态，这种方式由软件产生。此时，片内 RAM 和所有特殊功能寄存器的内容保持不变。空闲模式可由任何允许的中断请求或硬件复位终止。

需要注意的是，当由硬件复位来终止空闲工作模式时，CPU 通常是从激活空闲模式那条指令的下一条指令开始继续执行程序的，要完成内部复位操作，硬件复位脉冲要保持两个机器周期（24 个时钟周期）有效，在这种情况下，内部禁止 CPU 访问片内 RAM，而允许访问其它端口。为了避免在复位结束时可能对端口产生意外写入，激活空闲模式的那条指令后一条指令不应是一条对端口或外部存储器的写入指令。

• **掉电模式:**

在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内 RAM 和特殊功能寄存器的内容在终止掉电模式前被冻结。退出掉电模式的方法是硬件复位或由处于使能状态的外中断 INT0 和 INT1 激活。复位后将重新定义全部特殊功能寄存器但不改变 RAM 中的内容，在 Vcc 恢复到正常工作电平前，复位应无效，且必须保持一定时间以使振荡器重新启动并稳定工作。

表 5 空闲和掉电期间外部引脚状态

模式	程序存储器	ALE	PSEN	PORT0	PORT1	PORT2	PORT3
空闲	内部	1	1	数据	数据	数据	数据
空闲	外部	1	1	浮空	数据	地址	数据
掉电	内部	0	0	数据	数据	数据	数据
掉电	外部	0	0	浮空	数据	数据	数据

• **程序存储器的加密:**

AT89S51 可使用对芯片上的 3 个加密位 LB1、LB2、LB3 进行编程（P）或不编程（U）来得到如下表所示的功能：

注：表中的 U——表示未编程，P——表示编程

加密位保护功能表

	程序加密位			保护类型
	LB1	LB2	LB3	
1	U	U	U	没有程序保护功能
2	P	U	U	禁止从外部程序存储器中执行 MOV C 指令读取内部程序存储器的内容 此外，复位时 EA 被锁止，禁止再编程
3	P	P	U	除上表功能外，还禁止程序校验
4	P	P	P	除以上功能外，同时禁止外部执行

当加密位 LB1 被编程时，在复位期间，EA 端的逻辑电平被采样并锁存，如果单片机上电后一直没有复位，则锁存起的初始值是一个随机数，且这个随机数会一直保存到真正复位为止。为使单片机能正常工作，被锁存的 EA 电平值必须与该引脚当前的逻辑电平一致。此外，加密位只能通过整片擦除的方法清除。

• **Flash 闪速存储器的并行编程:**

AT89S51 单片机内部有 4k 字节的可快速编程的 Flash 存储阵列。编程方法可通过传统的 EPROM 编程器使用高电压 (+12V) 和协调的控制信号进行编程。

AT89S51 的代码是逐一字节进行编程的。

编程方法:

编程前，须按编程模式表和图 13、图 14 所示设置好地址、数据及控制信号，AT89S51 编程方法如下：

1. 在地址线上加上要编程单元的地址信号。
2. 在数据线上加上要写入的数据字节。
3. 激活相应的控制信号。
4. 将 EA/V_{pp} 端加上+12V 编程电压。
5. 每对 Flash 存储阵列写入一个字节或每写入一个程序加密位，加上一个 ALE/PROG 编程脉冲。每个字节写入周期是自身定时的，大多数约为 50us。改变编程单元的地址和写入的数据，重复 1—5 步骤，直到全部文件编程结束。

• **数据查询:**

AT89S51 单片机用数据查询方式来检测一个写周期是否结束，在一个写周期中，如需读取最后写入的那个字节，则读出的数据的最高位 (P0.7) 是原来写入字节最高位的反码。写周期完成后，有效的数据就会出现在所有输出端上，此时，可进入下一个字节的写周期，写周期开始后，可在任意时刻进行数据查询。

• **Ready/Busy:** 字节编程的进度可通过“RDY/BSY 输出信号监测，编程期间，ALE 变为高电平“H”后 P3.0 端电平被拉低，表示正在编程状态（忙状态）。编程完成后，P3.0 变为高电平表示准备就绪状态。

• **程序校验:** 如果加密位 LB1、LB2 没有进行编程，则代码数据可通过地址和数据线读回原编写的数据，各加密位也可通过直接回读进行校验。

• **读片内签名字节:** AT89S51 单片机内有 3 个签名字节，地址为 000H、100H 和 200H。用于声明该器件的厂商和型号等信息，读签名字节的过程和正常校验相仿，只需将 P3.6 和 P3.7 保持低电平，返回值意义如下：

(000H) =1EH 声明产品由 ATMEL 公司制造。

(100H) =51H 声明为 AT89S51 单片机。

(200H) =06H

• **芯片擦除:** 在并行编程模式，利用控制信号的正确组合并保持 ALE/PROG 引脚 200ns—500ns 的低电平脉冲宽度即可完成擦除操作。

在串行编程模式，芯片擦除操作是利用擦除指令进行。在这种方式，擦除周期是自身定时的，大约为 500ms。

擦除期间，用串行方式读任何地址数据，返回值均为 00H。

• Flash 闪速存储器的串行编程:

将 RST 接至 Vcc，程序代码存储阵列可通过串行 ISP 接口进行编程，串行接口包含 SCK 线、MOSI（输入）和 MISO（输出）线。将 RST 拉高后，在其它操作前必须发出编程使能指令，编程前需将芯片擦除。

芯片擦除则将存储代码阵列全写为 FFH。

外部系统时钟信号需接至 XTAL1 端或在 XTAL1 和 XTAL2 接上晶体振荡器。最高的串行时钟（SCK）不超过 1/16 晶体时钟，当晶体为 33MHz 时，最大 SCK 频率为 2MHz。

Flash 闪速存储器的串行编程方法:

对 AT89S51 的串行编程次序推荐使用以下方法:

1. 上电次序: 将电源加在 Vcc 和 GND 引脚，RST 置为“H”，如果 XTAL 和 XTAL2 接上晶体或者在 XTAL1 接上 3—33MHz 的时钟频率，等候 10ms。
2. 将编程使能指令发送到 MOSI（Pin1.5），编程时钟接至 SCK（Pin1.7），此频率需小于晶体时钟频率的 1/16。
3. 代码阵列的编程可选字节模式或页模式。写周期是自身定时的，一般不大于 0.5ms（5V 电压时）。
4. 任意代码单元均可 MISO（Pin1.6）和读指令选择相应的地址回读数据进行校验。
6. 编程结束应将 RST 置为“L”以结束操作。
7. 断电次序: 如果需要的话按这个方法断电，假如没有使用晶体，将 XATL 置为低，RST 置低，关断 Vcc。

• 数据校验:

数据校验也可在串行模式下进行，在这个模式，在一个写周期中，通过输出引脚 MISO 串行回读一个字节数据的最高位将为最后写入字节的反码。

• 串行编程指令设置:

串行编程指令设置为一个 4 字节协议，参见表 8。

• 并行编程接口:

采用控制信号的正确组合可对 Flash 闪速存储阵列中的每一代码字节进行写入和存储器的整片擦除，写操作周期是自身定时的，初始化后它将自动定时到操作完成。

更多的有关 ATMEL 系列单片机的编程技术请联系相应的编程器供应商以获取最新的软件版本。

表 7 Flash 编程模式

模式	V _{CC}	RST	PSEN	ALE/ PROG	EA/ V _{PP}	P2.6	P2.7	P3.3	P3.6	P3.7	P0.7-0 数据	P2.3-0 P1.7-0	
												地址	
写代码数据	5V	H	L		12V	L	H	H	H	H	D _{IN}	A11-8	A7-0
读代码数据	5V	H	L	H	H	L	L	L	H	H	D _{OUT}	A11-8	A7-0
写加密位1	5V	H	L		12V	H	H	H	H	H	X	X	X
写加密位2	5V	H	L		12V	H	H	H	L	L	X	X	X
写加密位3	5V	H	L		12V	H	L	H	H	L	X	X	X
读加密位 1, 2, 3	5V	H	L	H	H	H	H	L	H	L	P0.2, P0.3, P0.4	X	X
芯片擦除	5V	H	L		12V	H	L	H	L	L	X	X	X
读ATMEL ID	5V	H	L	H	H	L	L	L	L	L	1EH	0000	00H
读器件ID	5V	H	L	H	H	L	L	L	L	L	51H	0001	00H
读器件ID	5V	H	L	H	H	L	L	L	L	L	06H	0010	00H

- 注：1. 芯片擦除每一 $\overline{\text{PROG}}$ 脉冲为 200ns—500ns。
 2. 写代码数据每一 $\overline{\text{PROG}}$ 脉冲为 200ns—500ns。
 3. 写加密位每一 $\overline{\text{PROG}}$ 脉冲为 200ns—500ns。
 4. 编程期间 P3.0 引脚输出 RDY/ $\overline{\text{BSY}}$ 信号。
 5. “X” 不需理会。

图 4 Flash 存储器编程（并口模式）





图 5 Flash 存储器校验（并口模式）




• Flash 编程和校验特性（并行模式）:


$T_A = 20^{\circ}\text{C}$ to 30°C , $V_{CC} = 4.5$ to 5.5V

符号	参数	最小值	最大值	单位
V_{PP}	编程电压	11.5	12.5	V
I_{PP}	编程电流		10	mA
I_{CC}	V_{CC} 电流		30	mA
$1/t_{CLCL}$	晶体频率	3	33	MHz
t_{AVGL}	地址信号建立到 PROG 变低	$48t_{CLCL}$		
t_{GHAX}	PROG 脉冲建立后地址信号保持时间	$48t_{CLCL}$		
t_{DVGL}	PROG 置低后数据保持时间	$48t_{CLCL}$		
t_{GHDX}	PROG 脉冲后数据保持时间	$48t_{CLCL}$		
t_{EHS}	P2.7 (ENABLE) 置高到加 V_{PP} 时间	$48t_{CLCL}$		
t_{SHGL}	V_{PP} 建立到 $\overline{\text{PROG}}$ 变低	10		μs
t_{GHSL}	PROG 脉冲后 V_{PP} 保持时间	10		μs
t_{GLGH}	PROG 脉冲宽度	0.2	1	μs
t_{AVQV}	地址到数据有效时间		$48t_{CLCL}$	
t_{ELQV}	ENABLE 置低到数据有效		$48t_{CLCL}$	
t_{EHQZ}	ENABLE 后到数据浮空	0	$48t_{CLCL}$	
t_{GHBL}	PROG 置高到 BUSY 变低		1.0	μs
t_{WC}	字节写周期		50	μs


• 图 6 Flash 编程和校验波形（并行模式）



• Flash 存储器的串行下载:



• Flash 编程和校验波形 (串行模式):



• 表 8 串行编程指令:

指令	指令格式				操作
	Byte 1	Byte 2	Byte 3	Byte 4	
编程使能	1010 1100	0101 0011	xxxx xxxx	xxxx xxxx 0110 1001 (Output)	当RST=“H”，打开串行编程
芯片擦除	1010 1100	100x xxxx	xxxx xxxx	xxxx xxxx	擦除Flash存储器阵列
读数据 (字节模式)	0010 0000	xxxx A11 A10 A9 A8	A7 A6 A5 A4 A3 A2 A1 A0	D7D6 D5D4 D3D2 D1D0	字节方式读存储器数据
写数据 (字节模式)	0100 0000	xxxx A11 A10 A9 A8	A7 A6 A5 A4 A3 A2 A1 A0	D7D6 D5D4 D3D2 D1D0	字节方式向存储器写入数据
写加密位 (2)	1010 1100	1110 00 B1 B2	xxxx xxxx	xxxx xxxx	写加密位, 参见注释 (2)
读加密位	0010 0100	xxxx xxxx	xxxx xxxx	xx LB3 LB2 LB1 xx	回读当前加密位状态, 如已编程加密位, 返回值为“1”
读签名字节 (1)	0010 1000	xxx A5 A4 A3 A2 A1	A0 xxx xxxx	Signature Byte	读签名字节
读数据 (页模式)	0011 0000	xxxx A11 A10 A9 A8	Byte 0	Byte 1... Byte 255	页面方式读存储器数据 (256个字节)
写数据 (页模式)	0101 0000	xxxx A11 A10 A9 A8	Byte 0	Byte 1... Byte 255	页面方式向存储器写入数据 (256个字节)

注: 1. 当 LB3 和 LB4 加密位已编程时则不可读签名字节。

- | | | |
|---|---|------------------------|
| 2. B1=0 B2=0 , 方式 1, 无加密保护
B1=0 B2=1 , 方式 2, 加密位 LB1
B1=1 B2=0 , 方式 3, 加密位 LB2
B1=1 B2=1 , 方式 4, 加密位 LB3 | } | 各加密位在方式 4 执行前需按顺序逐一操作。 |
|---|---|------------------------|

复位信号为“H”后, 建立数据前使 SCK 为低电平至少为 64 个系统时钟周期, 复位脉冲是必须的。SCK 时钟频率不得大于 XTAL1 时钟的 1/16。

在页读/写模式, 数据总是从地址 00 开始直到 255。命令字节后紧跟着高 4 位地址, 全部数据单元 256 字节会逐一进行读/写, 此时下个指令将准备译码。

• 串行编程特性:

图9 串行编程时序




表9 串行编程特性 $T_A = -40^\circ\text{C to } 85^\circ\text{C}$, $V_{CC} = 4.0 - 5.5\text{V}$ (除非另有说明)

符号	参数	最小值	典型值	最大值	单位
$1/t_{CLCL}$	晶体频率	0		33	MHz
t_{CLCL}	晶振周期	30			ns
t_{SHSL}	SCK正脉冲宽度	$8 t_{CLCL}$			ns
t_{SLSH}	SCK负脉冲宽度	$8 t_{CLCL}$			ns
t_{OVSH}	MOSI建立到SCK变高	t_{CLCL}			ns
t_{SHOX}	SCK变高后MOSI保持时间	$2 t_{CLCL}$			ns
t_{SLIV}	SCK变低到MISO有效	10	16	32	ns
t_{ERASE}	芯片擦除指令周期			500	ms
t_{SWC}	串行字节写周期			$64 t_{CLCL} + 400$	μs

• 极限参数:

工作温度	-55°C to +125°C
储存温度	-65°C to +150°C
任一引脚对地电压	-1.0V to +7.0V
最大工作电压	6.6V
DC 输出电流	15.0 mA

注: 这些参数是器件的极限参数, 使用条件必须在上述列表范围以内, 如果超过上述条件, 不能保证器件安全甚至会造成器件永久性损坏!

• DC 参数:

以下参数测试条件: 在 $T_A = -40^{\circ}\text{C}$ 至 85°C , $V_{CC} = 4.0\text{V}$ 至 5.5V

符号	参数	条件	最小	最大	单位
V_{IL}	输入低电压	除 \overline{EA} 以外	-0.5	$0.2 V_{CC} - 0.1$	V
V_{IL1}	输入低电压 (EA)		-0.5	$0.2 V_{CC} - 0.3$	V
V_{IH}	输入高电压	除 XTAL1, RST 以外	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V
V_{IH1}	输入高电压	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V
V_{OL}	输出低电压 ⁽¹⁾ (Ports 1,2,3)	$I_{OL} = 1.6 \text{ mA}$		0.45	V
V_{OL1}	输出低电压 ⁽¹⁾ (Port 0, ALE, \overline{PSEN})	$I_{OL} = 3.2 \text{ mA}$		0.45	V
V_{OH}	输出高电压 (Ports 1,2,3, ALE, \overline{PSEN})	$I_{OH} = -60 \mu\text{A}$, $V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -25 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -10 \mu\text{A}$	$0.9 V_{CC}$		V
V_{OH1}	输出高电压 (Port 0 外部总线模式)	$I_{OH} = -800 \mu\text{A}$, $V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -300 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -80 \mu\text{A}$	$0.9 V_{CC}$		V
I_{IL}	逻辑0输入电流 (Ports 1,2,3)	$V_{IN} = 0.45\text{V}$		-50	μA
I_{TL}	逻辑1到0输出电流 (Ports 1,2,3)	$V_{IN} = 2\text{V}$, $V_{CC} = 5\text{V} \pm 10\%$		-650	μA
I_{LI}	输入漏电流 (Port 0, \overline{EA})	$0.45 < V_{IN} < V_{CC}$		± 10	μA
RRST	复位下拉电阻		50	300	$\text{K}\Omega$
C_{IO}	引脚电容	测试频率 = 1 MHz, $T_A = 25^{\circ}\text{C}$		10	pF
I_{CC}	功耗	激活模式 12 MHz		25	mA
		空闲模式 12 MHz		6.5	mA
	掉电模式 ⁽²⁾	$V_{CC} = 5.5\text{V}$		50	μA

注: 1.在稳定状态 (无输出) 条件下, I_{OL} 有以下限制:

每一引脚最大 I_{OL} : 10mA

每一 8 位端口: P0: 26mA, P1,2,3: 15mA。

全部输出引脚最大 I_{OL} : 71mA。

2. 掉电模式的最小 V_{CC} 为 2V。


• AC 特性:

在以下工作条件测得：P0、ALE/PROG 和 PSEN 负载容抗=100pF，其它端口负载容抗=80pF。


外部程序和数据存储器特性

符号	参数	12 MHz 晶体振荡器		其它频率 晶体振荡器		单位
		最小值	最大值	最小值	最大值	
$1/t_{CLCL}$	晶体频率			0	33	MHz
t_{LHL}	ALE 脉冲宽度	127		$2t_{CLCL}-40$		ns
t_{AVLL}	地址有效到ALE变低时间	43		$t_{CLCL}-25$		ns
t_{LLAX}	ALE为低后地址数据保持时间	48		$t_{CLCL}-25$		ns
t_{LLIV}	ALE变低到指令有效		233		$4t_{CLCL}-65$	ns
t_{LLPL}	ALE变低到PSEN变低	43		$t_{CLCL}-25$		ns
t_{PLPH}	PSEN 脉冲宽度	205		$3t_{CLCL}-45$		ns
t_{PLV}	PSEN 变低到指令有效		145		$3t_{CLCL}-60$	ns
t_{PXIX}	PSEN 脉冲后指令输入保持时间	0		0		ns
t_{PXIZ}	PSEN 脉冲后指令浮空时间		59		$t_{CLCL}-25$	ns
t_{PXAV}	PSEN脉冲到地址数据有效	75		$t_{CLCL}-8$		ns
t_{AVIV}	地址数据到指令输入有效		312		$5t_{CLCL}-80$	ns
t_{PLAZ}	PSEN 到地址数据浮空时间		10		10	ns
t_{RLRH}	RD 脉冲宽度	400		$6t_{CLCL}-100$		ns
t_{WLWH}	WR 脉冲宽度	400		$6t_{CLCL}-100$		ns
t_{RLDV}	RD 变低到输入数据有效		252		$5t_{CLCL}-90$	ns
t_{RHDX}	RD 后数据保持时间	0		0		ns
t_{RHIZ}	RD 后数据浮空时间		97		$2t_{CLCL}-28$	ns
t_{LLDV}	ALE变低到数据有效时间		517		$8t_{CLCL}-150$	ns
t_{AVDV}	地址数据到数据输入有效时间		585		$9t_{CLCL}-165$	ns
t_{LLWL}	ALE变低到RD或WR变低	200	300	$3t_{CLCL}-50$	$3t_{CLCL}+50$	ns
t_{AVWL}	地址到RD或WR变低	203		$4t_{CLCL}-75$		ns
t_{QVWX}	数据有效到WR发送	23		$t_{CLCL}-30$		ns
t_{QVWH}	数据有效到WR变高	433		$7t_{CLCL}-130$		ns
t_{WHQX}	WR 后数据保持时间	33		$t_{CLCL}-25$		ns
t_{RLAZ}	RD 变低到地址浮空时间		0		0	ns
t_{WHLH}	RD或WR变高到ALE变高	43	123	$t_{CLCL}-25$	$t_{CLCL}+25$	ns


• 外部程序存储器读周期:




• 外部数据存储器读周期:



• 外部程序存储器写周期:



• 外部数据存储器写周期:



• 外部时钟驱动时序:


符号	参数	最小值	最大值	单位
$1/t_{CLCL}$	晶体频率	0	33	MHz
t_{CLCL}	时钟周期	30		ns
t_{CHCX}	正时序	12		ns
t_{CLCX}	负时序	12		ns
t_{CLCH}	上升时间		5	ns
t_{CHCL}	下降时间		5	ns

• 串行口时序:


在 $V_{CC}=4.0V-5.5V$, 负载电容=80pF 条件下:

符号	参数	12 MHz 晶体		其它频率晶体		单位
		最小值	最大值	最小值	最大值	
t_{XLXL}	串行口时钟周期	1.0		$12t_{CLCL}$		μs
t_{QVXH}	输出数据建立到时钟上升时间	700		$10t_{CLCL}-133$		ns
t_{XHGX}	时钟上升沿后数据输出保持时间	50		$2t_{CLCL}-80$		ns
t_{XHDX}	时钟上升沿后数据输入保持时间	0		0		ns
t_{XHDX}	时钟上升沿到输入数据有效		700		$10t_{CLCL}-133$	ns

• 上位寄存器时序波形:




• AC 测试输入/输出波形:



注: AC 输入测试在 $V_{CC}-0.50V$ 为逻辑 1 及 $0.45V$ 为逻辑 0, 时序测试在 V_{IH} 为最小是和 V_{IL} 为最大时测量。

• 浮空波形:



注: 在浮空状态, 端口引脚在负载出现 100mV 电压变化时即为浮空, 也即当一个端口电压从 V_{OH} 到 V_{OL} 变化时出现 100mV 电压时浮空状态。

• 产品信息:


速度 (MHz)	供电电压	产品型号	封装	工作温度范围
24	4.0V to 5.5V	AT89S51-24AC	44A	商用级 (0°C to 70°C)
		AT89S51-24JC	44J	
		AT89S51-24PC	40P6	
		AT89S51-24AI	44A	工业级 (-40°C to 85°C)
		AT89S51-24JI	44J	
		AT89S51-24PI	40P6	
33	4.5V to 5.5V	AT89S51-33AC	44A	商用级 (0°C to 70°C)
		AT89S51-33JC	44J	
		AT89S51-33PC	40P6	

• 封装形式:

封装形式	
44A	44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
44J	44-lead, Plastic J-leaded Chip Carrier (PLCC)
40P6	40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)


• 封装形式:

44A, 44-lead, Thin (1.0 mm) Plastic Gull Wing Quad Flat Package (TQFP)
Dimensions in Millimeters and (Inches)*



*Controlling dimension: millimeters

44J, 44-lead, Plastic J-leaded Chip Carrier (PLCC)
Dimensions in Inches and (Millimeters)



40P6, 40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)
Dimensions in Inches and (Millimeters)
JEDEC STANDARD MS-011 AC

